一种固件保护系统和服务器技术方案

本发明专利技术提供了一种固件保护系统和服务器，系统包括：锁相回路电路，锁相回路电路的输入端接收SPI原始信号，锁相回路电路配置用于将SPI原始信号进行锁相和锁频；三角积分调变电路，三角积分调变电路的输入端接收key值；脉冲频率调变电路，脉冲频率调变电路的输入端分别连接到锁相回路电路的输出端和三角积分调变电路的输出端；延迟锁相回路电路，延迟锁相回路电路的输入端连接到脉冲频率调变电路的输出端，延迟锁相回路电路配置用于将频率调变后的SPI原始信号进行锁相并输出SPI信号的波形。通过使用本发明专利技术的方案，能够提供一种硬件加密技术，具有开发时间短，加密效果好的优点。加密效果好的优点。加密效果好的优点。

【技术实现步骤摘要】
一种固件保护系统和服务器


[0001]本专利技术涉及计算机领域，并且更具体地涉及一种固件保护系统和服务器。

技术介绍

[0002]现今互联网技术的持续发展，从1G纯模拟式的语音通讯开始到2G可以发简讯、3G能基本上网，到4G时用手机看影片，现今5G的行动通讯应用，具备高速外多连结与低时延，且渐渐偏向协助企业端加速数字转型时的应用，像是解决工厂自动化技术的痛点，因此安全的通讯也越来越重要。为了避免服务器传送网络封包可能会被拦截，避免使用者或是公司企业数据被黑客和网络犯罪份子攻击或是数据外泄。因此如何保护信息通讯与加密是现今科技发展相当必要的课题。
[0003]为了增强信息或档案的安全性，会将内容作加密(Encryption)。任何加密信息皆需要有正确的密钥才能获取内容。服务器中，有加密数据的密钥是通过编码数据来隐匿通信为最有效方法。在此概念下，若试图用不正确的密钥打开就无法了解讯息内容。在intel最新的Whitley平台设计中，PFR采用了基于硬件的解决方案，为保护企业服务器固件提供了一种全新的方法，可全面防止对服务器所有固件的攻击。PFR能解决那些包含多个底层处理组件，每个底层处理组件拥有各自固件的企业服务器的漏洞问题。这些固件可能会受到黑客攻击，如在组件的闪存中植入能够轻易躲过标准系统检测手段的恶意代码，从而对系统造成永久性破坏。
[0004]Intel PFR技术是通过平台的PFR CPLD来实现。PFR主要基于以下指导原则，检测SPI存储器安全漏洞时响应时间为毫微秒级，可防止未经授权的入侵，避免了对SPI存储器中固件的修改，BMC通过与PFR算法的安全通信，授权对SPI存储器的修改，从而实现系统内部更新。在电路板启动之前检测任何对固件未经授权的修改。可自定义电源管理和控制PLD算法，根据入侵行为的性质，在任何电路板上实现全面可信的恢复过程。Intel PFR技术提供了对关键总线(例如:SPI和SMBus)的主动过滤能力。这可以避免对关键部件(诸如SPI Flash，电源固件，热交换背板固件和数字电压调节器固件)损坏的攻击。Intel PFR提供多层固件攻击保护和固件恢复机制保护较为完整，但需大量的固件支持，开发时程较长，且需要较多的逻辑数量PFR FPGA/CPLD来支持。

技术实现思路

[0005]有鉴于此，本专利技术实施例的目的在于提出一种固件保护系统和服务器，通过使用本专利技术的技术方案，能够提供一种硬件加密技术，具有开发时间短，加密效果好的优点。
[0006]基于上述目的，本专利技术的实施例的一个方面提供了一种固件保护系统，包括：
[0007]锁相回路电路，锁相回路电路的输入端接收SPI原始信号，锁相回路电路配置用于将SPI原始信号进行锁相和锁频；
[0008]三角积分调变电路，三角积分调变电路的输入端接收key值；
[0009]脉冲频率调变电路，脉冲频率调变电路的输入端分别连接到锁相回路电路的输出
端和三角积分调变电路的输出端；
[0010]延迟锁相回路电路，延迟锁相回路电路的输入端连接到脉冲频率调变电路的输出端，延迟锁相回路电路配置用于将频率调变后的SPI原始信号进行锁相并输出SPI信号的波形。
[0011]根据本专利技术的一个实施例，脉冲频率调变电路配置为接收锁相和锁频后的SPI原始信号，并基于脉冲频率调变电路的波形将SPI原始信号的波形进行调变，并基于key值将调变后的SPI信号的波形进行切分。
[0012]根据本专利技术的一个实施例，key值为8bit的数字。
[0013]根据本专利技术的一个实施例，脉冲频率调变电路还配置为将调变后的SPI信号的波形中每个周期的波形切分成28份。
[0014]根据本专利技术的一个实施例，还包括：
[0015]解析单元，解析单元接收延迟锁相回路电路输出的SPI信号的波形，解析单元配置为基于接收到的SPI信号的波形中上升沿对SPI对应的板卡进行解密。
[0016]本专利技术的实施例的另一个方面，还提供了一种服务器，服务器包括固件保护系统，固件保护系统包括：
[0017]锁相回路电路，锁相回路电路的输入端接收SPI原始信号，锁相回路电路配置用于将SPI原始信号进行锁相和锁频；
[0018]三角积分调变电路，三角积分调变电路的输入端接收key值；
[0019]脉冲频率调变电路，脉冲频率调变电路的输入端分别连接到锁相回路电路的输出端和三角积分调变电路的输出端；
[0020]延迟锁相回路电路，延迟锁相回路电路的输入端连接到脉冲频率调变电路的输出端，延迟锁相回路电路配置用于将频率调变后的SPI原始信号进行锁相并输出SPI信号的波形。
[0021]根据本专利技术的一个实施例，脉冲频率调变电路配置为接收锁相和锁频后的SPI原始信号，并基于脉冲频率调变电路的波形将SPI原始信号的波形进行调变，并基于key值将调变后的SPI信号的波形进行切分。
[0022]根据本专利技术的一个实施例，key值为8bit的数字。
[0023]根据本专利技术的一个实施例，脉冲频率调变电路还配置为将调变后的SPI信号的波形中每个周期的波形切分成28份。
[0024]根据本专利技术的一个实施例，还包括：
[0025]解析单元，解析单元接收延迟锁相回路电路输出的SPI信号的波形，解析单元配置为基于接收到的SPI信号的波形中上升沿对SPI对应的板卡进行解密。
[0026]本专利技术具有以下有益技术效果：本专利技术实施例提供的固件保护系统，通过设置锁相回路电路，锁相回路电路的输入端接收SPI原始信号，锁相回路电路配置用于将SPI原始信号进行锁相和锁频；三角积分调变电路，三角积分调变电路的输入端接收key值；脉冲频率调变电路，脉冲频率调变电路的输入端分别连接到锁相回路电路的输出端和三角积分调变电路的输出端；延迟锁相回路电路，延迟锁相回路电路的输入端连接到脉冲频率调变电路的输出端，延迟锁相回路电路配置用于将频率调变后的SPI原始信号进行锁相并输出SPI信号的波形的技术方案，能够提供一种硬件加密技术，具有开发时间短，加密效果好的优
点。
附图说明
[0027]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
[0028]图1为根据本专利技术一个实施例的固件保护系统的示意图；
[0029]图2为根据本专利技术一个实施例的SPI的架构图与时序图的示意图。
具体实施方式
[0030]以下描述了本公开的实施例。然而，应该理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种替代形式。附图不一定按比例绘制；某些功能可能被夸大或最小化以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式使本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种固件保护系统，其特征在于，包括：锁相回路电路，所述锁相回路电路的输入端接收SPI原始信号，所述锁相回路电路配置用于将SPI原始信号进行锁相和锁频；三角积分调变电路，所述三角积分调变电路的输入端接收key值；脉冲频率调变电路，所述脉冲频率调变电路的输入端分别连接到所述锁相回路电路的输出端和所述三角积分调变电路的输出端；延迟锁相回路电路，所述延迟锁相回路电路的输入端连接到所述脉冲频率调变电路的输出端，所述延迟锁相回路电路配置用于将频率调变后的SPI原始信号进行锁相并输出SPI信号的波形。2.根据权利要求1所述的系统，其特征在于，所述脉冲频率调变电路配置为接收锁相和锁频后的SPI原始信号，并基于脉冲频率调变电路的波形将SPI原始信号的波形进行调变，并基于key值将调变后的SPI信号的波形进行切分。3.根据权利要求2所述的系统，其特征在于，所述key值为8bit的数字。4.根据权利要求3所述的系统，其特征在于，所述脉冲频率调变电路还配置为将调变后的SPI信号的波形中每个周期的波形切分成28份。5.根据权利要求1所述的系统，其特征在于，还包括：解析单元，所述解析单元接收所述延迟锁相回路电路输出的SPI信号的波形，所述解析单元配置为基于接收到的SPI信号的波形中上升沿对SPI对应的板卡进行解密。6.一种服务器，其特征在于，所...

【专利技术属性】
技术研发人员：林冠宇，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：