半导体封装结构制造技术

本申请实施例涉及一种半导体封装结构及其形成方法。半导体封装结构包括衬底，衬底具有容置凹槽。半导体封装结构还包括桥接线路结构，设置在容置凹槽内。第一线路层和位于第一线路层上的第二线路层，设置在衬底上。半导体封装结构还包括位于第二线路层上的第一电子元件和第二电子元件，第一电子元件和第二电子元件电连接桥接线路结构，桥接线路结构位于第一电子元件和第二电子元件之间的中间区域向下的投影区外。本发明专利技术的目的在于提供一种半导体封装结构，以至少提高半导体封装结构的良率。率。率。

【技术实现步骤摘要】
半导体封装结构


[0001]本专利技术的实施例涉及半导体封装结构。

技术介绍

[0002]在现有技术中，扇出型衬底上芯片(FOCoS)中的异质材料之间热膨 胀系数失配(CTE Miss
‑
match)，在执行加热工艺/或可靠性测试/热循环工 艺时，衬底相邻芯片的间隙下的材料无法释放热应力，造成细线路层(例 如，重布线层RDL)中的迹线断裂。
[0003]如图1所示，第一元件20和第二元件21的间隙处产生了裂缝，该裂 缝从第一元件20和第二元件21的边角处延伸至桥接的线路4里面，使线 路遭到破坏。区域a为最高应力效应区。由于桥接的线路4所在的塑性材 料(例如，聚酰亚胺)层5较软，刚度较低(例如，模量低于Si芯片材料)， 当区域a没有足够的刚度克服最大热应力时，最大热应力穿过塑性材料层 55作用于这些桥接的线路4上。因此，较低的产量和较高的成本是当前的 主要严重问题。另外，第一元件20和第二元件21的下表面上具有不同尺 寸的混合凸块(连接线路4的凸块尺寸比其他凸块的尺寸小)。
[0004]若要在重布线层(RDL)上增加加强(reinforcement)结构，整个封装 结构(PKG)的厚度就会再增加。若沿用硅桥的扇出封装(SFOCOS)结构， 除了会多增加一层模塑料(CPD)层及桥接芯片(Bridge Die)的厚度，还 需要考虑到桥接芯片制作过程的良率，因此整体产品良率会下降。

技术实现思路

[0005]针对相关技术中存在的问题，本专利技术的目的在于提供一种半导体封装 结构，以至少提高半导体封装结构的良率。
[0006]为实现上述目的，本专利技术提供了一种半导体封装结构，包括：衬底， 具有容置凹槽；桥接线路结构，设置在容置凹槽内；第一线路层和位于第 一线路层上的第二线路层，设置在衬底上；第一电子元件和第二电子元件， 位于第二线路层上，第一电子元件和第二电子元件电连接桥接线路结构， 桥接线路结构位于第一电子元件和第二电子元件之间的中间区域向下的投 影区外。
[0007]在一些实施例中，第一电子元件和第二电子元件通过第一线路层和第 二线路层电连接桥接线路结构。
[0008]在一些实施例中，桥接线路结构通过第一引线电连接第一线路层。
[0009]在一些实施例中，第一线路层中的第一介电层的第一部分位于容置凹 槽中，第一部分接触桥接线路结构的侧壁并且覆盖桥接线路结构的顶面的 部分。
[0010]在一些实施例中，第一引线与桥接线路结构的接合点未被第一介电层 覆盖。
[0011]在一些实施例中，第一引线直接电连接第一线路层的上表面处的第一 焊盘，第二线路层电连接第一焊盘。
[0012]在一些实施例中，第二线路层包括第二介电层和位于第二介电层中的 第一通孔，
第一通孔电连接第一线路层，第二介电层接触桥接线路结构的 上表面，第二介电层覆盖第一引线与桥接线路结构的接合点。
[0013]在一些实施例中，第一引线的最高点低于第二介电层的上表面。
[0014]在一些实施例中，第二线路层还包括位于第二介电层中第二通孔，第 二通孔直接电连接桥接线路结构。
[0015]在一些实施例中，半导体封装结构，还包括：封装层，位于线路层上， 封装层包封第一电子元件的第一连接件和第二电子元件的第二连接件，第 一连接件和第二连接件电连接第二线路层。
[0016]在一些实施例中，封装层还覆盖第一电子元件的侧壁的部分和第二电 子元件的侧壁的部分。
[0017]在一些实施例中，桥接线路结构的顶面低于衬底的顶面。
[0018]在一些实施例中，衬底中包括纤维。
[0019]本申请的实施例还提供一种形成半导体封装件的方法，包括：提供具 有容置凹槽的衬底；将桥接线路结构设置在容置凹槽内；将第一线路层形 成在衬底上；通过引线电连接桥接线路结构和第一线路层；形成位于第一 线路层上的第二线路层；将第一电子元件和第二电子元件电连接至第二线 路层，桥接线路结构不在第一电子元件和第二电子元件之间的中间区域向 下投影的范围内。
[0020]在一些实施例中，通过引线电连接桥接线路结构和第一线路层包括： 将引线的第一端电连接桥接线路结构的上表面；将引线的第二端电连接第 一线路层的上表面上的第一焊盘。
[0021]在一些实施例中，形成半导体封装件的方法，还包括：在第二线路层 的一侧灌装封装层，封装层从第二线路层和第一电子元件、第二电子元件 之间流到第二线路层的另一侧。
[0022]在一些实施例中，第一电子元件的横向尺寸和第二电子元件的横向尺 寸不同。
[0023]在一些实施例中，第一电子元件是特定应用集成电路(ASIC)芯片。
[0024]在一些实施例中，第二电子元件是高带宽存储器(HBM)管芯。
[0025]在一些实施例中，在形成第二线路层时，第二线路层的第一通孔电连 接第一线路层，第二线路层的第二通孔电连接桥接线路结构。
附图说明
[0026]图1为现有技术中的半导体封装结构的示意性截面图。
[0027]图2至图28示出了根据本申请实施例的半导体封装结构的形成过程。
[0028]图29至图34示出了根据本申请不同实施例的半导体封装结构的示意 性截面图。
具体实施方式
[0029]为更好的理解本申请实施例的精神，以下结合本申请的部分优选实施 例对其作进一步说明。
[0030]本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中， 将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记 来表示。在此所描述的
有关附图的实施例为说明性质的、图解性质的且用 于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的 限制。
[0031]如本文中所使用，术语“大致”、“大体上”、“实质”及“约”用 以描述及说明小的变化。当与事件或情形结合使用时，所述术语可指代其 中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。 举例来说，当结合数值使用时，术语可指代小于或等于所述数值的
±
10％ 的变化范围，例如小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、 小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±ꢀ
0.1％、或小于或等于
±
0.05％。举例来说，如果两个数值之间的差值小于 或等于所述值的平均值的
±
10％(例如小于或等于
±
5％、小于或等于
±ꢀ
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等 于
±
0.5％、小于或等于
±
0.1％、或小于或等于
±...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其特征在于，包括：衬底，具有容置凹槽；桥接线路结构，设置在所述容置凹槽内；第一线路层和位于所述第一线路层上的第二线路层，设置在所述衬底上；第一电子元件和第二电子元件，位于所述第二线路层上，所述第一电子元件和所述第二电子元件电连接所述桥接线路结构，所述桥接线路结构位于所述第一电子元件和所述第二电子元件之间的中间区域向下的投影区外。2.根据权利要求1所述的半导体封装结构，其特征在于，所述第一电子元件和所述第二电子元件通过所述第一线路层和所述第二线路层电连接所述桥接线路结构。3.根据权利要求2所述的半导体封装结构，其特征在于，所述桥接线路结构通过第一引线电连接所述第一线路层。4.根据权利要求3所述的半导体封装结构，其特征在于，所述第一线路层中的第一介电层的第一部分位于所述容置凹槽中，所述第一部分接触所述桥接线路结构的侧壁并且覆盖所述桥接线路结构的顶面的部分。5.根据权利要求4所述的半导体封装结构...

【专利技术属性】
技术研发人员：吕文隆，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：