半导体器件以及用于形成半导体器件的方法技术

一种半导体器件。半导体器件包含位于第一介电层上方的波导。波导的第一部分具有第一宽度，且波导的第二部分具有大于第一宽度的第二宽度。半导体器件包含第一掺杂半导体结构和第二掺杂半导体结构。波导的第二部分位于第一掺杂半导体结构与第二掺杂半导体结构之间。杂半导体结构与第二掺杂半导体结构之间。杂半导体结构与第二掺杂半导体结构之间。

【技术实现步骤摘要】
半导体器件以及用于形成半导体器件的方法


[0001]在本专利技术的实施例中阐述的技术大体来说涉及半导体器件，且更具体来说，涉及半导体器件以及用于形成半导体器件的方法。

技术介绍

[0002]半导体器件用于大量电子器件中，所述电子器件例如移动电话、膝上型计算机、台式计算机、平板计算机、手表、游戏系统以及各种其它工业、商业以及消费电子产品。半导体器件通常包括半导体部分和形成于半导体部分内部的布线部分。

技术实现思路

[0003]本专利技术实施例提供一种半导体器件，包括：波导，位于第一介电层上方，其中：所述波导的第一部分具有第一宽度；以及所述波导的第二部分具有大于所述第一宽度的第二宽度；第一掺杂半导体结构；以及第二掺杂半导体结构，其中所述波导的所述第二部分位于所述第一掺杂半导体结构与所述第二掺杂半导体结构之间。
[0004]本专利技术实施例提供一种用于形成半导体器件的方法，包括：在第一介电层上方形成半导体层；使所述半导体层图案化以形成包括波导的图案化半导体层，其中所述波导包括：第一部分，具有第一宽度；以及第二部分，具有大于所述第一宽度的第二宽度，其中所述波导的所述第二部分位于所述图案化半导体层的第一部分与所述图案化半导体层的第二部分之间；掺杂所述图案化半导体层的所述第一部分以形成与所述波导的所述第二部分相邻的n掺杂半导体结构；以及掺杂所述图案化半导体层的所述第二部分以形成与所述波导的所述第二部分相邻的p掺杂半导体结构。
[0005]本专利技术实施例提供一种半导体器件，包括：波导，位于第一介电层上方，其中：所述波导的第一部分具有第一宽度；所述波导的第二部分具有大于所述第一宽度的第二宽度；所述波导的第三部分从所述波导的所述第一部分延伸到所述波导的所述第二部分；所述波导的所述第三部分具有从所述波导的所述第三部分的第一侧延伸到所述波导的所述第三部分的第二侧的第一锥形侧壁；以及所述波导的所述第三部分的所述第一侧与所述波导的所述第一部分相邻，且所述波导的所述第三部分的所述第二侧与所述波导的所述第二部分相邻；n掺杂半导体结构；以及p掺杂半导体结构，其中所述波导的所述第二部分位于所述n掺杂半导体结构与所述p掺杂半导体结构之间。
附图说明
[0006]当结合随附图式阅读时从以下详细描述最好地理解本公开的各方面。应注意，根据业界的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。
[0007]图1A到图1B示出根据一些实施例的处于制造阶段的半导体器件。
[0008]图2A到图2B示出根据一些实施例的处于制造阶段的半导体器件。
[0009]图3A到图3B示出根据一些实施例的处于制造阶段的半导体器件。
[0010]图4A到图4B示出根据一些实施例的处于制造阶段的半导体器件。
[0011]图5A到图5B示出根据一些实施例的处于制造阶段的半导体器件。
[0012]图6A到图6B示出根据一些实施例的处于制造阶段的半导体器件。
[0013]图7A到图7B示出根据一些实施例的处于制造阶段的半导体器件。
[0014]图8A到图8B示出根据一些实施例的处于制造阶段的半导体器件。
[0015]图9A到图9B示出根据一些实施例的处于制造阶段的半导体器件。
[0016]图10A到图10B示出根据一些实施例的处于制造阶段的半导体器件。
[0017]图11A到图11B示出根据一些实施例的处于制造阶段的半导体器件。
[0018]图12A到图12B示出根据一些实施例的处于制造阶段的半导体器件。
[0019]图13A到图13B示出根据一些实施例的处于制造阶段的半导体器件。
[0020]图14A到图14B示出根据一些实施例的处于制造阶段的半导体器件。
[0021]图15A到图15B示出根据一些实施例的处于制造阶段的半导体器件。
[0022]图16A到图16B示出根据一些实施例的处于制造阶段的半导体器件。
[0023]图17A到图17B示出根据一些实施例的处于制造阶段的半导体器件。
[0024]图18A到图18B示出根据一些实施例的处于制造阶段的半导体器件。
[0025]图19A到图19B示出根据一些实施例的处于制造阶段的半导体器件。
[0026]图20A到图20B示出根据一些实施例的处于制造阶段的半导体器件。
[0027]图21A到图21B示出根据一些实施例的处于制造阶段的半导体器件。
[0028]图22A到图22B示出根据一些实施例的处于制造阶段的半导体器件。
[0029]图23A到图23B示出根据一些实施例的处于制造阶段的半导体器件。
[0030]图24A到图24B示出根据一些实施例的处于制造阶段的半导体器件。
[0031]图25示出根据一些实施例的半导体器件。
[0032]图26示出根据一些实施例的半导体器件。
具体实施方式
[0033]以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例是为了简化本公开。当然，这些组件和布置仅为实例且并不意图作为限制。举例来说，在以下描述中，在第二特征上方或第二特征上形成第一特征可包含第一特征与第二特征直接接触地形成的实施例，且还可包含可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可以不直接接触的实施例。另外，本公开可在各种实例中重复附图标号和/或字母。这种重复是出于简化和清楚的目的，且本身并不指定所论述的各种实施例和/或配置之间的关系。
[0034]此外，为易于描述，在本文中可使用例如“在
……
之下”、“在
……
下方”、“下部”、“在
……
上方”、“上部”以及类似物的空间相关术语来描述如图中所示出的一个元件或特征与另一元件或特征的关系。除图式中所示出的定向之外，空间相对术语意图涵盖器件在使用或操作时的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词可同样相应地进行解释。
[0035]一些实施例涉及一种半导体器件。根据一些实施例，半导体器件包括波导、第一掺
杂半导体结构以及第二掺杂半导体结构。波导包括具有第一宽度的第一部分和具有大于第一宽度的第二宽度的第二部分。波导的第二部分位于第一掺杂半导体结构与第二掺杂半导体结构之间。在一些实施例中，第一掺杂半导体结构为n掺杂半导体结构，且第二掺杂半导体结构为p掺杂半导体结构。波导、第一掺杂半导体结构或第二掺杂半导体结构中的至少一个的其它结构和/或配置在本公开的范围内。
[0036]在一些实施例中，半导体器件包括通信器件(例如，接收器、传输器、收发器)、光子器件(例如，基于硅的光子集成电路(integrated circuit,IC))或不同类型的器件中的至少一个。半导体器件配置成用于光通信或光信号的传播中的至少一个。半导体器件的其它结构和/或配置在本公开本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：波导，位于第一介电层上方，其中：所述波导的第一部分具有第一宽度；以及所述波导的第二部分具有大于所述第一宽度的第二宽度；第一掺杂半导体结构；以及第二掺杂半导体结构，其中所述波导的所述第二部分位于所述第一掺杂半导体结构与所述第二掺杂半导体结构之间。2.根据权利要求1所述的半导体器件，其中：所述波导的第三部分从所述波导的所述第一部分延伸到所述波导的所述第二部分；以及所述波导的所述第三部分具有从所述波导的所述第一部分延伸到所述波导的所述第二部分的第一锥形侧壁。3.根据权利要求2所述的半导体器件，其中：所述波导的所述第三部分具有从所述波导的所述第一部分延伸到所述波导的所述第二部分的第二锥形侧壁；以及所述第一锥形侧壁具有第一斜率，且所述第二锥形侧壁具有第二斜率；以及所述第二斜率在极性上相对于所述第一斜率相反。4.根据权利要求1所述的半导体器件，包括：第二介电层，位于所述第一介电层上方，其中：所述第一掺杂半导体结构的第一侧壁与所述第二介电层的第一侧壁相邻；以及所述第二掺杂半导体结构的第二侧壁与所述第二介电层的第二侧壁相邻。5.根据权利要求1所述的半导体器件，其中：所述波导的所述第二部分包括n掺杂区和p掺杂区。6.一种用于形成半导体器件的方法，包括：在第一介电层上方形成半导体层；使所述半导体层图案化以形成包括波导的图案化半导体层，其中所述波导包括：第一部分，具有第一宽度；以及第二部分，具有大于所述第一宽度的第二宽度，其中所述波导的所述第二部分位于所述图案化半导体层的第一部分与所述图案化半导体层的第二部分之间；掺杂所述图案化半导体层的所...

【专利技术属性】
技术研发人员：石志聪，卢皓彦，徐英杰，斯帝芬鲁苏，周淳朴，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：