DCS逻辑算法图中算法页的元素布局及连线的处理方法技术

本发明专利技术公开了一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，包括建立至少一个具备完整逻辑功能的算法组态算法页，所述算法页至少配置有逻辑组态区域，用于放置DCS逻辑算法所需元素；构建DCS逻辑算法所需元素，并将所述元素放入所述逻辑组态区域，所述元素包括输入变量、输出变量、算法块；布置多个所述输入变量位于所述逻辑组态区域的二维坐标空间内的坐标值X或Y相同，布置多个所述输出变量位于所述逻辑组态区域的二维坐标空间内的坐标值X或Y相同，各输入变量与输出变量的坐标值X或Y不等，使各所述输入变量、输出变量、算法块在所述逻辑组态区域内非交叉、非重叠显示；将各输入变量、输出变量与算法块相应的引脚连线。线。线。

【技术实现步骤摘要】
DCS逻辑算法图中算法页的元素布局及连线的处理方法


[0001]本专利技术涉及核电厂安全级DCS
，具体涉及一种DCS逻辑算法图中算法页的元素布局及连线的处理方法。

技术介绍

[0002]对于核电厂DCS平台的工程师站软件，算法组态软件是其核心功能，是用户搭建整个DCS控制系统逻辑功能的人机接口。
[0003]在实际项目中，DCS控制系统逻辑通常都比较复杂，有几十页甚至上百页的算法页不等，而且算法页之间有着比较紧密的联系。为了进行逻辑算法，需要首先将各元素放入到算法页中，然后将各元素之间按照一定的逻辑进行关联，才能进行后续的逻辑运算。将各元素放入到算法页的过程中，各元素放置的位置是由用户放置并显示在算法页上。由于每页算法页中有大量的元素如输入变量、输出变量、算法块之间需要进行连线，而又有几十页甚至上百页的算法页，用户的工作量很大，面对布局在各个算法页上的如此众多的元素，按照现有的方式对众多元素进行布局，很容易混淆各元素，如混淆输入、输出变量，将输入变量作为输出变量与算法模块的输出引脚相连，从而导致最终运算结果出现偏差，需要反复修改，大大增加了工作量和系统的风险引入。

技术实现思路

[0004]本专利技术所要解决的技术问题是现有DCS逻辑算法中算法页中的各元素布局方式使进行元素关联时容易混淆元素，导致运算结果出现较大偏差，并增加工作量、引入风险。目的在于提供一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，为逻辑算法的组态软件提供合理的元素布局，以实现友好的人机交互。
[0005]本专利技术通过下述技术方案实现：
[0006]一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，包括：
[0007]S101：建立至少一个具备完整逻辑功能的算法组态算法页，所述算法页至少配置有逻辑组态区域，用于放置DCS逻辑算法所需元素；
[0008]S102：构建DCS逻辑算法所需元素，并将所述元素放入所述逻辑组态区域，所述元素包括输入变量、输出变量、算法块；
[0009]S103：布置多个所述输入变量位于所述逻辑组态区域的二维坐标空间内的坐标值X或Y相同，布置多个所述输出变量位于所述逻辑组态区域的二维坐标空间内的坐标值X或Y相同，各个输入变量与各个输出变量的坐标值X或Y不等，使各所述输入变量、输出变量、算法块在所述逻辑组态区域内非交叉、非重叠显示；
[0010]S104：将各输入变量、输出变量与算法块相应的引脚连线。
[0011]可选地，所述算法页还至少配置有静态图符描述区域、编校审签字区域，所述静态图符描述区域用于放置静态描述图标，所述编校审签字区域用于放置编辑、校对、签字信息。
[0012]可选地，布置所述逻辑组态区域、输入变量、输出变量、算法块均以线框形式显示；
[0013]布置多个输入变量位于靠近所述逻辑组态区域线框的一侧，布置多个输出变量位于靠近所述逻辑组态区域线框的另一侧，使输入变量与输出变量相对布置。
[0014]可选地，所述线框为矩形框；
[0015]布置多个输入变量位于所述逻辑组态区域矩形框的顶部，布置多个输出变量位于所述逻辑组态区域矩形框的底部。
[0016]可选地，采用拖拽的方式将输入变量、输出变量、算法块放入所述逻辑组态区域中，并使输入变量、输出变量分别自动布置在逻辑组态区域的顶部、底部；
[0017]在将输入变量、输出变量拖拽入所述逻辑组态区域中时，采用碰撞检测法检测各矩形框是否发生碰撞，使各所述矩形框非重叠显示在所述逻辑组态区域中。
[0018]可选地，所述碰撞检测法为二维平面碰撞检测法。
[0019]可选地，在进行输入变量、输出变量与算法块的引脚连线时，比对选中的输入变量的个数与选中的算法块的输入引脚的个数、类型是否一致，若一致，则类型相同的输入变量与算法块的输入引脚自动连线；
[0020]比对选中的输出变量的个数与选中的算法块的输出引脚的个数、类型是否一致，若一致，则类型相同的输出变量与算法块的输出引脚自动连线。
[0021]可选地，在进行输入变量、输出变量与算法块的引脚连线时，按照各输入、输出变量的布置顺序及算法块上输入、输出引脚的布置顺序依序一一进行比对，各连线不交叉。
[0022]可选地，在进行输入变量、输出变量连线时，按照各输入、输出变量的布置顺序依序一一比对个数与类型是否一致，若一致，则类型相同的输入变量与输出变量自动连线，各连线不交叉。
[0023]可选地，在进行输入变量、输出变量及算法块连线时，采用A*寻路算法使元素间的连线非重叠。
[0024]本专利技术与现有技术相比，具有如下的优点和有益效果：
[0025]本专利技术实施例提供的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，通过将算法页中的各元素均放置在逻辑组态区域，对于各元素的放置位置进行限定，避免与其他区域的元素混淆，并将多个输入变量布置在逻辑组态区域空间中同X坐标值或同Y坐标值的位置，同样地将多个输出变量布置在逻辑组态区域空间中同X坐标值或同Y坐标值的位置，使各所述输入变量、输出变量、算法块在所述逻辑组态区域内非交叉、非重叠显示。这种布局方式可以大大方便用户的观看和连线，大大降低了人为错误的发生概率，降低引入风险的概率，降低工作量。为逻辑算法的组态软件提供合理的元素布局，以实现友好的人机交互。
附图说明
[0026]为了更清楚地说明本专利技术示例性实施方式的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。在附图中：
[0027]图1为本专利技术实施例提供的一种DCS逻辑算法图中算法页的元素布局及连线的处
理方法的流程示意图。
[0028]图2为本专利技术实施例提供的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法中算法页的各区域布局示意图。
[0029]图3为本专利技术实施例提供的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法输入、输出变量的布局示意图；其中方框IN代表输入变量，方框OUT代表输出变量。
[0030]图4为本专利技术实施例提供的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法的各变量与算法块各引脚对应关系示意图。
[0031]图5为本专利技术实施例提供的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法连线重叠时的示意图。
[0032]图6为连线重叠的情况本专利技术实施例提供的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法连线重叠处理后的示意图。
具体实施方式
[0033]为使本专利技术的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本专利技术作进一步的详细说明，本专利技术的示意性实施方式及其说明仅用于解释本专利技术，并不作为对本专利技术的限定。
[0034]在以下描述中，为了提供对本专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，其特征在于，包括：S101：建立至少一个具备完整逻辑功能的算法组态算法页，所述算法页至少配置有逻辑组态区域，用于放置DCS逻辑算法所需元素；S102：构建DCS逻辑算法所需元素，并将所述元素放入所述逻辑组态区域，所述元素包括输入变量、输出变量、算法块；S103：布置多个所述输入变量位于所述逻辑组态区域的二维坐标空间内的坐标值X或Y相同，布置多个所述输出变量位于所述逻辑组态区域的二维坐标空间内的坐标值X或Y相同，各个输入变量与各个输出变量的坐标值X或Y不等，使各所述输入变量、输出变量、算法块在所述逻辑组态区域内非交叉、非重叠显示；S104：将各输入变量、输出变量与算法块相应的引脚连线。2.根据权利要求1所述的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，其特征在于，所述算法页还至少配置有静态图符描述区域、编校审签字区域，所述静态图符描述区域用于放置静态描述图标，所述编校审签字区域用于放置编辑、校对、签字信息。3.根据权利要求2所述的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，其特征在于，布置所述逻辑组态区域、输入变量、输出变量、算法块均以线框形式显示；布置多个输入变量位于靠近所述逻辑组态区域线框的一侧，布置多个输出变量位于靠近所述逻辑组态区域线框的另一侧，使输入变量与输出变量相对布置。4.根据权利要求3所述的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，其特征在于，所述线框为矩形框；布置多个输入变量位于所述逻辑组态区域矩形框的顶部，布置多个输出变量位于所述逻辑组态区域矩形框的底部。5.根据权利要求4所述的一种DCS逻辑算法图中算法页的元素布局及连线的处理方法，其...

【专利技术属性】
技术研发人员：李晓龙，黄俊，蒋维，吴延群，杨斌，王远兵，许光俊，刘明明，
申请(专利权)人：中国核动力研究设计院，
类型：发明
国别省市：