半导体封装结构制造技术

本公开提供的半导体封装结构，在重布线层(Redistribution Layer，RDL)与基板(Substrate)之间的线路设计中，将信号线路维持保留于基板，而将电源/接地线路设计于重布线层。相较于传统扇出型基板(FOSub)结构中将部分信号线路设计于线宽比基板更小的重布线层，本公开将信号线路维持保留于线宽比重布线层更大的基板以保持高速信号布局，不会有信号传输损耗，因此可以保持信号传输的完整性。因此可以保持信号传输的完整性。因此可以保持信号传输的完整性。

【技术实现步骤摘要】
半导体封装结构


[0001]本公开涉及半导体
，具体涉及半导体封装结构。

技术介绍

[0002]如图1所示的传统扇出型基板(FOSub)结构，重布线层2(Redistribution Layer，RDL)与基板1(Substrate)之间的线路设计通常是将信号线路设计于重布线层2，电源/接地(Power/Ground)线路设计于基板1。然而，当信号由基板1传输至重布线层2时，由于重布线层2的线路宽度相较于基板1的线路宽度更小，因此造成严重的信号传输损耗，不利于高速信号传输。

技术实现思路

[0003]本公开提供了一种半导体封装结构，包括：
[0004]第一线路结构，包括信号线路；
[0005]第二线路结构，包括电源/接地线路，所述第二线路结构设于所述第一线路结构上，所述第二线路结构包括重布线层；
[0006]电子组件，设于所述第二线路结构上；
[0007]在一些可选的实施方式中，所述第一线路结构的线路密度大于所述第二线路结构的线路密度。
[0008]在一些可选的实施方式中，所述第二线路结构的厚度小于所述第一线路结构的厚度。
[0009]在一些可选的实施方式中，所述第二线路结构的线宽大于所述第二线路结构的厚度。
[0010]在一些可选的实施方式中，所述第二线路结构中部分线路的线宽大于等于所述第一线路结构的线宽。
[0011]在一些可选的实施方式中，所述第二线路结构包括芯片键合区，所述第二线路结构中位于所述芯片键合区外线路的线宽大于第一线路结构的线宽。
[0012]在一些可选的实施方式中，所述芯片键合区外线路为所述电源/接地线路。
[0013]在一些可选的实施方式中，所述第二线路结构的一个线路具有不同尺寸的线宽，所述第二线路结构的一个线路中越靠近所述芯片键合区的线宽越小。
[0014]在一些可选的实施方式中，所述电源/接地线路呈电源/接地平面。
[0015]在一些可选的实施方式中，所述第一线路结构与所述第二线路结构之间的电连接路径是沿竖直方向。
[0016]在一些可选的实施方式中，所述第一线路结构通过导通孔电连接至所述第二线路结构。
[0017]在一些可选的实施方式中，所述电子组件包括有源元件和无源元件。
[0018]在一些可选的实施方式中，所述无源元件为电容器。
[0019]在一些可选的实施方式中，还包括：
[0020]模封层，设于所述第二线路结构上且包覆所述电子组件。
[0021]本公开提供的半导体封装结构，在重布线层(Redistribution Layer，RDL)与基板(Substrate)之间的线路设计中，其中基板包括核心基板(core substrate)，将信号线路维持保留于基板，而将电源/接地线路设计于重布线层。相较于传统扇出型基板(FOSub)结构中将部分信号线路设计于线宽比基板更小的重布线层，本公开将信号线路维持保留于线宽比重布线层更大的基板以保持高速信号布局，不会有信号传输损耗，因此可以保持信号传输的完整性。
附图说明
[0022]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
[0023]图1是传统扇出型基板结构的线路设计；
[0024]图2是根据本公开实施例的半导体封装结构的结构示意图；
[0025]图3是电源线路的俯视结构示意图；
[0026]图4是接地线路的俯视结构示意图；
[0027]图5是信号线路的俯视结构示意图。
[0028]符号说明：
[0029]1‑
第一线路结构，11
‑
信号线路，2
‑
第二线路结构，21
‑
电源线路，22
‑
芯片键合区，23
‑
接地线路，24
‑
平面，3
‑
电子组件，31
‑
有源元件，32
‑
无源元件，4
‑
模封层，5
‑
基板，6
‑
重布线层。
具体实施方式
[0030]下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关专利技术，而非对该专利技术的限定。另外，为了便于描述，附图中仅示出了与有关专利技术相关的部分。
[0031]需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当也视为本公开可实施的范畴。
[0032]应容易理解，本公开中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
[0033]此外，为了便于描述，本公开中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或
部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90
°
或以其他定向)，并且在本公开中使用的空间相对描述语可以被同样地相应地解释。
[0034]另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
[0035]图2是根据本公开实施例的半导体封装结构的结构示意图。如图2所示的半导体封装结构包括第一线路结构1、第二线路结构2以及电子组件3。其中，第二线路结构2可以设于第一线路结构1上。电子组件3可以设于第二线路结构2上。
[0036]在本实施例中，第一线路结构1可以包括用于传输信号的信号线路，例如高速信号线路。第二线路结构2可以包括电源/接地线路。电源/接地线路可以作为高速信号线路的参考地平面，由此可以达到控制阻抗及保证信号完整性的功效。在一个实施例中，第二线路结构2可以不包括高速线路信号。由于将信号线路维持保留于第一线路结构1而将电源/接地线路设计于第二线路结构2上，相较于传统扇出型基板(FOSub)结构的线路设计，该半导体封装结构可以降低信号在第一线路结构1与第二线路结构2传输中的信号传输损耗。
[003本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，包括：第一线路结构，包括信号线路；第二线路结构，包括电源/接地线路，所述第二线路结构设于所述第一线路结构上，所述第二线路结构包括重布线层；电子组件，设于所述第二线路结构上。2.根据权利要求1所述的半导体封装结构，其中，所述第一线路结构的线路密度大于所述第二线路结构的线路密度。3.根据权利要求1所述的半导体封装结构，其中，所述第二线路结构的厚度小于所述第一线路结构的厚度。4.根据权利要求1所述的半导体封装结构，其中，所述第二线路结构的线宽大于所述第二线路结构的厚度。5.根据权利要求1所述的半导体封装结构，其中，所述第二线路结构中部分线路的线宽大于等于所述第一线路结构的线宽。6.根据权利要求5所述的半导体封装结构，其中，所述第二线路结构包括芯片键合区，所述第二线路结构中位于所述芯片键合区外线路的线宽大于第一线路结构的线宽。7.根据权利要求6所述的半导...

【专利技术属性】
技术研发人员：郑宏祥，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：