驱动电路、栅极驱动电路及显示面板制造技术

本发明专利技术公开了一种驱动电路、栅极驱动电路及显示面板，该驱动电路包括第一栅极点、上拉电路、隔离开关电路、第二栅极点、第一输出电路、第二输出电路和下拉电路；上拉电路在接收到输入信号时将第一栅极点上拉；隔离开关电路在第一栅极点为低电位时，将第二栅极点与第一栅极点电性隔离，为高电位时将第二栅极点与第一栅极点电性连通；第一输出电路在第一栅极点为高电位时，根据第一时钟信号输出第一驱动信号；第二输出电路在第二栅极点为高电位时，根据第二时钟信号输出第二驱动信号；下拉电路接收到下拉控制信号时，将第一栅极点、第一输出电路和第二输出电路的输出端下拉至低电位；在第一栅极点为高电位时停止下拉。进而使输出信号更稳定。号更稳定。号更稳定。

【技术实现步骤摘要】
驱动电路、栅极驱动电路及显示面板


[0001]本专利技术涉及显示
，尤其涉及一种驱动电路、栅极驱动电路及显示面板。

技术介绍

[0002]随着生活水平的提高，人们对液晶显示产品也提出了更高的要求，比如，更低的价格，更窄的边框等。
[0003]在液晶显示器的制造过程中，通常采用GDL(Gate Driver less、较少的闸极驱动)电路驱动技术，就是舍弃传统的栅极驱动芯片，取而代之的是将栅极驱动电路结构直接制做在显示面板的玻璃基板上，使得显示面板两侧无需再使用芯片驱动，大大降低了产品成本。
[0004]常见的GDL电路为求驱动效果顺畅，通常会将输出电路共用工作节点进行预充，以达到较高电平的电压准位，使得后续能跟时钟信号耦合成理想的信号波型，当薄膜晶体管的开关打开时，栅极线路所需的栅级扫描信号得以顺利传递。但是，这种共用工作节点的方式，容易导致在输出电路的时钟信号高电压写入阶段，工作节点因经过两次上拉而出现电压过大的情况，造成栅极连接工作节点的薄膜晶体管受高压损坏，输出信号波形产生异常，进而影响整个电路。
[0005]上述内容仅用于辅助理解本专利技术的技术方案，并不代表承认上述内容是现有技术。

技术实现思路

[0006]本专利技术的主要目的在于提供一种驱动电路、栅极驱动电路及显示面板，旨在解决因输出电路共用工作节点，输出信号出现异常的问题。
[0007]为实现上述目的，本专利技术提出一种驱动电路，包括第一栅极点和上拉电路；所述上拉电路的输入端用于接收输入信号，输出端与所述第一栅极点连接；所述上拉电路，用于在接收到所述输入信号时，将所述第一栅极点上拉至高电位；所述驱动电路还包括：
[0008]第二栅极点；
[0009]隔离开关电路，所述隔离开关电路的输入端和受控端均与所述第一栅极点连接，输出端与所述第二栅极点连接；所述隔离开关电路，用于在所述第一栅极点为低电位时关断，将所述第二栅极点与所述第一栅极点进行电性隔离；在所述第一栅极点为高电位时导通，将所述第二栅极点与所述第一栅极点进行电性连通；
[0010]第一输出电路，具有与所述第一栅极点连接的受控端、用于接收第一时钟信号的输入端和输出端；所述第一输出电路，用于在所述第一栅极点为高电位时，根据所述第一时钟信号输出第一驱动信号；
[0011]第二输出电路，具有与所述第二栅极点连接的受控端，用于接收第二时钟信号的输入端和输出端；所述第二输出电路，用于在所述第二栅极点为高电位时，根据所述第二时钟信号输出第二驱动信号；
[0012]下拉电路，所述下拉电路的第一端分别与所述第一栅极点、所述第一输出电路的输出端和所述第二输出电路的输出端连接，第二端连接低电平，第一受控端用于接收下拉控制信号，第二受控端与所述第一栅极点连接；所述下拉电路，用于在接收到所述下拉控制信号时，将所述第一栅极点、所述第一输出电路的输出端和所述第二输出电路的输出端下拉至低电位；在所述第一栅极点为高电位时，停止下拉。
[0013]可选地，所述隔离开关电路包括隔离开关管；所述隔离开关管的受控端为所述隔离开关电路的受控端，所述隔离开关管的输入端为所述隔离开关电路的输入端，所述隔离开关管的输出端为所述隔离开关电路的输出端。
[0014]可选地，所述驱动电路还包括级传电路，所述级传电路具有与所述第一栅极点连接的受控端、用于接收第一时钟信号的输入端和输出端；所述级传电路，用于在所述第一栅极点为高电位时，根据所述第一时钟信号输出级传信号；
[0015]所述下拉电路的第一端还与所述级传电路的输出端连接；所述下拉电路还用于在接收到所述下拉控制信号时，将所述级传电路的输出端下拉至低电位；在所述第一栅极点为高电位时，停止下拉。
[0016]可选地，所述驱动电路还包括复位电路，所述复位电路的受控端用于接收复位信号，所述复位电路的输入端与所述第一栅极点连接，所述复位电路的输出端连接低电平；
[0017]所述复位电路，用于在接收到所述复位信号时，使所述第一栅极点的电位复位。
[0018]可选地，所述第一输出电路包括第一开关管和第一电容；所述第一开关管的受控端与所述第一电容的一端连接，所述第一开关管的输出端与所述第一电容的另一端连接；所述第一开关管的输入端为所述第一输出电路的输入端，所述第一开关管的受控端与所述第一电容连接的公共端为所述第一输出电路的受控端，所述第一开关管的输出端与所述第一电容连接的公共端为所述第一输出电路的输出端；
[0019]所述第二输出电路包括第二开关管和第二电容；所述第二开关管的受控端与所述第二电容的一端连接，所述第二开关管的输出端与所述第二电容的另一端连接；所述第二开关管的输入端为所述第二输出电路的输入端，所述第二开关管的受控端与所述第二电容连接的公共端为所述第二输出电路的受控端，所述第二开关管的输出端与所述第二电容连接的公共端为所述第二输出电路的输出端。
[0020]可选地，所述下拉电路包括：
[0021]下拉维持单元，所述下拉维持单元的第一受控端为所述下拉电路的第一受控端，第二受控端为所述下拉电路的第二受控端，低电平端连接低电平，输出端输出下拉信号；所述下拉维持单元，用于根据所述下拉控制信号输出下拉信号；并在所述第一栅极点为高电平时，停止输出下拉信号；
[0022]下拉单元，所述下拉单元的受控端与所述下拉维持单元的输出端连接，第一端为所述下拉电路的第一端，第二端为所述下拉电路的第二端；所述下拉单元，用于在接收到所述下拉信号时，将所述第一栅极点、所述第一输出电路的输出端和所述第二输出电路的输出端下拉至低电位。
[0023]可选地，所下拉维持单元包括：第三开关管、第四开关管、第五开关管和第六开关管；所述第三开关管的受控端和输入端为所述下拉维持单元的第一受控端，所述第三开关管的输出端分别与所述第四开关管的受控端和所述第五开关管的输入端连接，所述第四开
关管的输入端与所述第三开关管的输入端连接，所述第四开关管的输出端为所述下拉维持单元的输出端，所述第五开关管的受控端和所述第六开关管的受控端为所述下拉维持单元的第二受控端，所述第五开关管的输出端和所述第六开关管的输出端分别为所述下拉维持单元的低电平端，所述第六开关管的输入端与所述第四开关管的输出端连接；
[0024]所述下拉单元包括第七开关管、第八开关管和第九开关管；所述第七开关管的受控端、所述第八开关管的受控端和所述第九开关管的受控端分别为所述下拉单元的受控端；所述第七开关管的输入端与所述第一栅极点连接，所述第八开关管的输入端与所述第一输出电路的输出端连接，所述第九开关管的输入端与所述第二输出电路的输出端连接；所述第七开关管的输出端、所述第八开关管的输出端和所述第九开关管的输出端分别为所述下拉单元的第二端。
[0025]可选地，所述下拉单元还包括第十开关管、第十一开关管和第十二开关管；
[0026]所述第十开关管的受控端用于接收关断信号，输入端与所述第一栅极点连接，输出端连接低电平；
[0027]所述第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动电路，包括第一栅极点和上拉电路；所述上拉电路的输入端用于接收输入信号，输出端与所述第一栅极点连接；所述上拉电路，用于在接收到所述输入信号时，将所述第一栅极点上拉至高电位；其特征在于，所述驱动电路还包括：第二栅极点；隔离开关电路，所述隔离开关电路的输入端和受控端均与所述第一栅极点连接，输出端与所述第二栅极点连接；所述隔离开关电路，用于在所述第一栅极点为低电位时关断，将所述第二栅极点与所述第一栅极点进行电性隔离；在所述第一栅极点为高电位时导通，将所述第二栅极点与所述第一栅极点进行电性连通；第一输出电路，具有与所述第一栅极点连接的受控端、用于接收第一时钟信号的输入端和输出端；所述第一输出电路，用于在所述第一栅极点为高电位时，根据所述第一时钟信号输出第一驱动信号；第二输出电路，具有与所述第二栅极点连接的受控端，用于接收第二时钟信号的输入端和输出端；所述第二输出电路，用于在所述第二栅极点为高电位时，根据所述第二时钟信号输出第二驱动信号；下拉电路，所述下拉电路的第一端分别与所述第一栅极点、所述第一输出电路的输出端和所述第二输出电路的输出端连接，第二端连接低电平，第一受控端用于接收下拉控制信号，第二受控端与所述第一栅极点连接；所述下拉电路，用于在接收到所述下拉控制信号时，将所述第一栅极点、所述第一输出电路的输出端和所述第二输出电路的输出端下拉至低电位；在所述第一栅极点为高电位时，停止下拉。2.如权利要求1所述的驱动电路，其特征在于，所述隔离开关电路包括隔离开关管；所述隔离开关管的受控端为所述隔离开关电路的受控端，所述隔离开关管的输入端为所述隔离开关电路的输入端，所述隔离开关管的输出端为所述隔离开关电路的输出端。3.如权利要求1所述的驱动电路，其特征在于，所述驱动电路还包括级传电路，所述级传电路具有与所述第一栅极点连接的受控端、用于接收第一时钟信号的输入端和输出端；所述级传电路，用于在所述第一栅极点为高电位时，根据所述第一时钟信号输出级传信号；所述下拉电路的第一端还与所述级传电路的输出端连接；所述下拉电路还用于在接收到所述下拉控制信号时，将所述级传电路的输出端下拉至低电位；在所述第一栅极点为高电位时，停止下拉。4.如权利要求1所述的驱动电路，其特征在于，所述驱动电路还包括复位电路，所述复位电路的受控端用于接收复位信号，所述复位电路的输入端与所述第一栅极点连接，所述复位电路的输出端连接低电平；所述复位电路，用于在接收到所述复位信号时，使所述第一栅极点的电位复位。5.如权利要求1所述的驱动电路，其特征在于，所述第一输出电路包括第一开关管和第一电容；所述第一开关管的受控端与所述第一电容的一端连接，所述第一开关管的输出端与所述第一电容的另一端连接；所述第一开关管的输入端为所述第一输出电路的输入端，所述第一开关管的受控端与所述第一电容连接的公共端为所述第一输出电路的受控端，所述第一开关管的输出端与所述第一电容连接的公共端为所述第一输出电路的输出端；所述第二输出电路包括第二开关管和第二电容；所述第二开关管的受控端与所述第二
电容的一端连接，所述第二开关管的输出端与所述第二电容的另一端连接；所述第二开关管的输入端为所述第二输出电路的输入端，所述第二开关管的受控端与所述第二电容连接的公共端为所述第二输出电路的受控端，所述第二开关管的输出端与所述第二电容连接的公共端为所述第二输出电路的输出端。6.如权利要求1所述的驱动电路，其特征在于，所述下拉电路包括：下拉维持单元，所述下拉维持单元的第一受控端为所述下拉电路的第一受控端，第二受控端为所述下拉电路的第二受控端，低电平端连接低电平，输出端输出下拉信号；所述下拉维持单元，用于根据所述下拉控制信号输出下拉信号；并在所述第一栅极点为高电平时，停止输出下拉信号；下拉单元，所述下拉单元的受控端与所述下拉维持单元的输出端连接，第一端为所述下拉电路的第一端，第二端为所述下拉电路的第二端；所述下拉单元，用于在接收到所述下拉信号时，将所述第一栅极点、所述第一输出电路的输出端和所述第二输出电路的输出端下拉至低电位。7.如权利要求6所述的驱动电路，其特征在于，所下拉维持单元包括：第三开关管、第四开关管、第五开关管和第六开关管；所述第三开关管的受控端和输入端为所述下拉维持单元的第一受控端，所述第三开关管的输出端分别与所述第四开关管的受控端和所述第五开关管的输入端连接，所述第四开关管的输入端与所述第三开关管的输入端连接，所述第四开关管的输出端为所述下拉维持单元的输出端，所述第五开关管的受控端和所述第六开关管的受控端为所述下拉维持单元的第二受控端，所述第五开关管的输出端和所述第六开关管的输出端分别为所述下拉维持单元的低电平端，所述第六开关管的输入端与所述第四开关管的输出端连接；所述下拉单元包括第七开关管、第八开关管和第九开关管；所述第七开关管的受控端、所述第八开关管的受控端和所述第九开关管的受控端分别为所述下拉单元的受控端；所述第七开关管的输入端与所述第一栅极点连接，所述第八开关管的输入端与所述第一输出电路的输出端连接，所述第九开关管的输入端与所述第二...

【专利技术属性】
技术研发人员：卢昭阳，金秉勋，李荣荣，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：