一种数字电压输出电路制造技术

本发明专利技术提供了一种数字电压输出电路，涉及电路设计的技术领域，包括：电源监视电路、脉冲驱动电路、隔离输出电路、中央处理器以及接口防护电路；中央处理分别与电源监视电路以及脉冲驱动电路相连；隔离输出电路分别与脉冲驱动电路以及电源监视电路相连；隔离输出电路与接口防护电路相连。通过本发明专利技术的电路可以缓解现有技术中数字电路可靠性差、输出容易发生错误、不易监测的技术问题，提高数字电路的可靠性。性。性。

【技术实现步骤摘要】
一种数字电压输出电路


[0001]本专利技术涉及电路设计的
，尤其是涉及一种数字电压输出电路。

技术介绍

[0002]在电力、工业控制领域，常常需要驱动控制装置的外部的继电器，即需要数字电压输出电路(数字电压输出即为输出有压或无压，有压时可以驱动外部回路，无压时外部回路无动作，如果外部回路是个24V驱动的继电器的线圈，则需要继电器动作时数字电压输出24V电压，不需要外部继电器动作时数字电压输出电路不输出电压、
[0003]现有技术中，数学输出电路有如下缺点：
[0004]1)可靠性一般，当电路中元器件损坏时，可能无法保证正确输出，且无法检测到是否输出；
[0005]2、常见的数字电压输出电路由单一的CPU管脚输出信号，经过电路转化为数字电压输出，当CPU管脚发生虚焊等故障则无法保证正确输出，且无法检测；
[0006]3、CPU程序异常的时候，可能会导致误输出，带来很大的风险。
[0007]4、某些实现方式使用类似双重化的方法来保证可靠性，会导致电路体积大，成本高。
[0008]综上所述，如果数字电压输出电路发生故障，可能会发生未检测的错误输出，可能会导致系统风险。某些关键的外部电路控制非常重要，其数字电压输出电路也需要保证可靠性，因此设计一种高可靠性的数字电压输出电路，用于驱动关键的外部电路。

技术实现思路

[0009]有鉴于此，本专利技术的目的在于提供一种数字电压输出电路，以缓解现有技术中数字电路可靠性差、输出容易发生错误、不易监测的技术问题，提高数字电路的可靠性。
[0010]本专利技术提供了一种数字电压输出电路，包括：电源监视电路、脉冲驱动电路、隔离输出电路、中央处理器以及接口防护电路；
[0011]所述中央处理分别与所述电源监视电路以及所述脉冲驱动电路相连；
[0012]所述隔离输出电路分别与所述脉冲驱动电路以及所述电源监视电路相连；
[0013]所述隔离输出电路与所述接口防护电路相连。
[0014]优选的，所述电源监视电路包括第一电阻R1、第二电阻R2、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、运算放大器以及第一MOS管；
[0015]所述第一MOS管的源极与外接电源相连，所述第一MOS管的栅极与所述中央处理器相连，所述第一MOS管的漏极与所述第一电阻R1的一端相连，所述第一电阻R1的另一端与所述隔离输出电路相连；
[0016]所述第一电阻R1的一端与所述第五电阻R5相连，所述第五电阻R5的另一端与所述第七电阻R7的一端相连，所述第七电阻R7的另一端接地；
[0017]所述第一电阻R1的另一端与所述第六电阻R6的一端相连，所述第六电阻R6的另一
端与所述第八电阻R8的一端相连，所述第八电阻R8的另一端与所述运算放大器的输出端相连；
[0018]所述运算放大器的同向输入端与所述第五电阻R5的另一端相连，所述运算放大器的反向输入端与所述第六电阻R6的另一端相连；
[0019]所述运算放大器的输出端与所述中央处理器的模数转换接口相连；
[0020]所述第十电阻R10的一端与外接电源相连，所述第十电阻R10的另一端与所述第九电阻R9的一端相连，所述第九电阻R9的另一端接地；
[0021]所述第九电阻R9与所述中央处理器相连以使所述中央处理器获取所述第九电阻R9两端的电压；
[0022]所述第二电阻R2的一端与外接电源相连，所述第二电阻R2的另一端与所述第一MOS管的栅极相连。
[0023]优选的，所述脉冲驱动电路包括第三电阻R3、第四电阻R4、第二MOS管Q2、第三MOS管Q3以及或非门电路；
[0024]所述第三电阻的一端与所述中央处理器相连；
[0025]所述第三电阻R3的另一端与所述第四电阻R4的一端相连，所述第四电阻R4的另一端接地；
[0026]所述或非门电路的数量为两个，第一个所述或非门的一个输入端与所述第三电阻R3的另一端相连，第一个所述或非门的另一个输入端与所述中央处理器的第一脉冲输出接口相连，第一个所述或非门的输出端与所述第二MOS管Q2的栅极相连；
[0027]第二个所述或非门的一个输入端与所述第三电阻R3的另一端相连，第二个所述或非门的另一个输入端与所述中央处理器的第二脉冲输出接口相连，第二个所述或非门的输出端与所述第三MOS管Q3的栅极相连；
[0028]所述第二MOS管Q2的源极与所述第三MOS管Q3的源极接地；
[0029]所述第二MOS管Q2的漏极与所述第三MOS管Q3的漏极均与所述隔离输出电路相连。
[0030]优选的，所述隔离输出电路包括第一电感L1、第一电容C1、变压器T1、整流子电路、第二电容C2；
[0031]所述第一电感的L1一端与所述第一电阻R1的另一端相连，所述第一电感的L1的另一端与所述变压器T1的原边侧中心抽头相连；
[0032]所述变压器T1原边侧的一端与所述第二MOS管Q2的漏极相连
[0033]所述变压器T1原边侧的另一端与所述第三MOS管Q3的漏极相连；
[0034]所述变压器T1的副边侧与所述整流子电路输入端相连，所述整流子电路的输出端与并联有所述第二电容C2。
[0035]优选的，所述整流子电路包括第一二极管D1、第二二极管D2、第三二极管D3以及第四二极管D4；
[0036]所述第一二极管D1的阴极与所述第二二极管D2的阳极相连，所述第二二极管D2的阳极与所述第四二极管D4的阴极相连，所述第四二极管D4的阳极与所述第三二极管D3的阴极相连，所述第三二极管D3的阳极与所述第一二极管D1的阳极相连；
[0037]所述变压器T1副边侧的一端与所述第一二极管D1的阴极相连，所述变压器T1副边侧的另一端与所述第三二极管D3的阴极相连；
[0038]所述第二电容C2的一端与所述第一二极管D1的阳极相连；
[0039]所述第二电容C2的另一端与所述第一二极管D1的阳极相连。
[0040]优选的，所述接口防护电路包括第二电感L2，第三电容C3，压敏电阻RV1；
[0041]所述第二电感L2为共模电感，所述第二电感L2的一侧并联有所述第二电容C2，所述第二电感L2的另一侧并联有所述第三电容C3以及压敏电阻RV1。
[0042]优选的，所述第一MOS管Q1为P沟道MOS管，所述第二MOS管Q2以及所述第三MOS管Q3均为N沟道MOS管。
[0043]本专利技术实施例带来了以下有益效果：本专利技术提供了一种数字电压输出电路，包括：电源监视电路、脉冲驱动电路、隔离输出电路、中央处理器以及接口防护电路；中央处理分别与电源监视电路以及脉冲驱动电路相连；隔离输出电路分别与脉冲驱动电路以及电源监视电路相连；隔离输出电路与接口防护电路相连。通过本专利技术的电路可以缓解现有技术中数字电路可靠性差、输出容易发生错误、不易监测的技术问题，提高数字电路的可靠性。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数字电压输出电路，其特征在于，包括：电源监视电路、脉冲驱动电路、隔离输出电路、中央处理器以及接口防护电路；所述中央处理分别与所述电源监视电路以及所述脉冲驱动电路相连；所述隔离输出电路分别与所述脉冲驱动电路以及所述电源监视电路相连；所述隔离输出电路与所述接口防护电路相连。2.根据权利要求1所述的一种数字电压输出电路，其特征在于，所述电源监视电路包括第一电阻R1、第二电阻R2、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、运算放大器以及第一MOS管；所述第一MOS管的源极与外接电源相连，所述第一MOS管的栅极与所述中央处理器相连，所述第一MOS管的漏极与所述第一电阻R1的一端相连，所述第一电阻R1的另一端与所述隔离输出电路相连；所述第一电阻R1的一端与所述第五电阻R5相连，所述第五电阻R5的另一端与所述第七电阻R7的一端相连，所述第七电阻R7的另一端接地；所述第一电阻R1的另一端与所述第六电阻R6的一端相连，所述第六电阻R6的另一端与所述第八电阻R8的一端相连，所述第八电阻R8的另一端与所述运算放大器的输出端相连；所述运算放大器的同向输入端与所述第五电阻R5的另一端相连，所述运算放大器的反向输入端与所述第六电阻R6的另一端相连；所述运算放大器的输出端与所述中央处理器的模数转换接口相连；所述第十电阻R10的一端与外接电源相连，所述第十电阻R10的另一端与所述第九电阻R9的一端相连，所述第九电阻R9的另一端接地；所述第九电阻R9与所述中央处理器相连以使所述中央处理器获取所述第九电阻R9两端的电压；所述第二电阻R2的一端与外接电源相连，所述第二电阻R2的另一端与所述第一MOS管的栅极相连。3.根据权利要求2所述的电路，其特征在于，所述脉冲驱动电路包括第三电阻R3、第四电阻R4、第二MOS管Q2、第三MOS管Q3以及或非门电路；所述第三电阻的一端与所述中央处理器相连；所述第三电阻R3的另一端与所述第四电阻R4的一端相连，所述第四电阻R4的另一端接地；所述或非门电路的数量为两个，第一个所述或非门的一个输入端与所述第三电阻R3的另一端相连，第一个所述或非门的另一个输入端与所述中央处理器的第一脉冲输出...

【专利技术属性】
技术研发人员：李超，王浩泽，王玉祥，李松泽，
申请(专利权)人：施耐德万高天津电气设备有限公司，
类型：发明
国别省市：