检查装置、检查系统以及检查方法制造方法及图纸

本发明专利技术提供检查装置、检查系统以及检查方法。检查装置(2A)具备控制对电路板(100)的边界扫描测试的测试控制器(13)和系统控制器(11)，系统控制器(11)在环境形成装置(3)对电路板(100)施加三自由度以上的振动压力的状态下，让测试控制器(13)执行对电路板(100)的边界扫描测试。据此，既能缩短测试所需时间，又能提高实际产品的可靠性。提高实际产品的可靠性。提高实际产品的可靠性。

【技术实现步骤摘要】
检查装置、检查系统以及检查方法


[0001]本专利技术涉及检查装置、检查系统以及检查方法，特别涉及用于对检查对象执行边界扫描测试的检查装置、检查系统以及检查方法。

技术介绍

[0002]作为以电路板作为对象的检查的一种已知有边界扫描测试(boundary scan test)，在该电路板安装有依据JTAG(Joint Test Action Group，联合测试行动小组)的半导体器件。在边界扫描测试中，主要检查安装在电路板上的半导体器件的焊接不良以及多个半导体器件之间的布线的开路不良或短路不良等。在日本专利技术专利公开公报特开2000
‑
148528号中公开了以依据JTAG的集成电路为对象执行边界扫描测试的测试系统。
[0003]经过批量生产工序而出厂的实际产品有可能在置于振动或温度等各种环境因素的严酷的状况下被使用。但是根据所述专利文献1公开的测试系统，由于在执行边界扫描测试时没有估计到实际产品的使用状况，因此存在实际产品的可靠性低的问题。此外，还存在为了削减测试成本而要求缩短测试所需时间的问题。

技术实现思路

[0004]本专利技术的目的在于获得既能缩短测试所需时间，又能提高实际产品的可靠性的检查装置、检查系统以及检查方法。
[0005]本专利技术一个方面所涉及的检查装置与环境形成装置可通信地被连接，该环境形成装置可收容作为检查对象的至少一个电路板，所述检查装置包括：测试控制部，控制对所述电路板的边界扫描测试；以及，主控制部，其中，所述主控制部在所述环境形成装置对所述电路板施加三自由度以上的振动压力的状态下，让所述测试控制部执行对所述电路板的所述边界扫描测试。
[0006]本专利技术另一个方面所涉及的检查系统包括：环境形成装置，可收容作为检查对象的至少一个电路板；以及，检查装置，与所述环境形成装置可通信地被连接，其中，所述检查装置具有：测试控制部，控制对所述电路板的边界扫描测试；以及，主控制部，其中，所述主控制部在所述环境形成装置对所述电路板施加三自由度以上的振动压力的状态下，让所述测试控制部执行对所述电路板的所述边界扫描测试。
[0007]本专利技术又一个方面所涉及的检查方法包括以下步骤：通过环境形成装置对被收容在所述环境形成装置的至少一个电路板施加三自由度以上的振动压力的步骤；以及，在所述环境形成装置对所述电路板施加所述振动压力的状态下，对所述电路板执行边界扫描测试的步骤。
[0008]根据本专利技术，既能缩短测试所需时间，又能提高实际产品的可靠性。
附图说明
[0009]图1是简化表示本专利技术的实施方式所涉及的检查系统的结构的图。
[0010]图2是简化表示检查装置的结构的框图。
[0011]图3是简化表示环境形成装置的结构的框图。
[0012]图4是表示对电路板的振动压力的施加模式的第一例的图。
[0013]图5是表示对电路板的振动压力的施加模式的第二例的图。
[0014]图6是表示对电路板的振动压力的施加模式的第三例的图。
[0015]图7是表示对电路板的振动压力的施加模式的第四例的图。
[0016]图8是表示对电路板的振动压力的施加模式的第五例的图。
[0017]图9是表示对电路板的边界扫描测试的执行时机的第一例的图。
[0018]图10是表示对电路板的边界扫描测试的执行时机的第二例的图。
[0019]图11是表示对电路板的边界扫描测试的执行时机的第三例的图。
[0020]图12是表示对电路板的边界扫描测试的执行时机的第四例的图。
[0021]图13是简化表示变形例所涉及的检查装置的结构的框图。
[0022]图14是简化表示扫描器单元的结构的图。
具体实施方式
[0023]以下，使用附图详细地说明本专利技术的实施方式。另外，在不同的图中附上相同符号的要素表示相同或相对应的要素。
[0024]图1是简化表示本专利技术的实施方式所涉及的检查系统1的结构的图。如图1所示，检查系统1具备可互相通信地被连接的检查装置2和环境形成装置3。环境形成装置3是用于在产品的设计开发阶段以试制品为对象执行环境试验的环境试验装置。但是，环境形成装置3也可以是用于在产品的出厂前测试中以实际产品为对象执行筛选试验的筛选装置。检查装置2是具备用于对收容在环境形成装置3的检查对象执行边界扫描测试的控制部的装置。检查对象是安装有依据JTAG(Joint Test Action Group)的半导体器件的电路板。在边界扫描测试中，主要检查安装在电路板上的半导体器件的焊接不良以及多个半导体器件之间的布线的开路不良或短路不良等。
[0025]图2是简化表示检查装置2(2A)的结构的框图。如图2的连接关系所示，检查装置2A具备系统控制器11(主控制部)、腔室监视器12、测试控制器13(测试控制部)、存储部14、显示部15以及通信部16。
[0026]测试控制器13是用于按照来自系统控制器11的控制，控制对作为检查对象的电路板100(详细内容后述)执行的边界扫描测试的控制器。测试控制器13在边界扫描测试中进行测试数据(测试模式)的生成以及测试时钟的生成等处理。测试控制器13被连接于中继单元17。
[0027]系统控制器11具备CPU等处理器和ROM及RAM等存储器，统一控制系统整体的动作。系统控制器11在环境形成装置3对电路板100施加规定的环境压力的状态下让测试控制器13执行对电路板100的边界扫描测试。
[0028]存储部14是半导体存储器或硬盘等任意的存储装置。显示部15是液晶显示器或有机EL显示器等任意的显示装置。系统控制器11和腔室监视器12例如通过RS
‑
232C电缆而互相连接。系统控制器11和测试控制器13例如通过USB电缆而互相连接。通信部16和环境形成装置3的通信部21(详细内容后述)例如通过RS
‑
485电缆而互相连接。
[0029]图3是简化表示环境形成装置3的结构的图。在本实施方式的例子中，作为环境形成装置3，使用HALT(Highly Accelerated Limit Test)试验装置(高加速极限试验装置)、HASS(Highly Accelerated Stress Screen)试验装置(高加速应力筛选装置)、或HASA(Highly Accelerated Stress Audit)试验装置(高加速应力稽核装置)。HALT试验装置的检查对象主要是试制品，HALT试验装置为了确定对环境的试制品的弱点部位而持续施加环境压力，直到检查对象发生故障为止(直到检测出不良部位为止)。HASS试验装置及HASA试验装置的检查对象主要是实际产品。HASS试验是将所有的实际产品作为对象的全数检查，HASA试验是将一部分实际产品作为对象的抽样检查。HALT试验装置、HASS试验装置、或HASA试验装置通过对检查对象施加超过实际产品的使用状况的设想范围(规格范围)的振动压力(vibration stress)及本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种检查装置，与环境形成装置可通信地被连接，该环境形成装置可收容作为检查对象的至少一个电路板，其特征在于，所述检查装置包括：测试控制部，控制对所述电路板的边界扫描测试；以及，主控制部，其中，所述主控制部在所述环境形成装置对所述电路板施加三自由度以上的振动压力的状态下，让所述测试控制部执行对所述电路板的所述边界扫描测试。2.根据权利要求1所述的检查装置，其特征在于，所述测试控制部对所述电路板执行多次所述边界扫描测试，所述主控制部根据所述振动压力的施加条件使所述边界扫描测试的执行间隔有所不同。3.根据权利要求2所述的检查装置，其特征在于，所述主控制部在所述振动压力的大小为第一规定值以上的情况下，与所述振动压力的大小小于所述第一规定值的情况相比，使所述边界扫描测试的执行间隔变窄。4.根据权利要求2所述的检查装置，其特征在于，所述主控制部在所述振动压力的施加时间为第二规定值以上的情况下，与所述振动压力的施加时间小于所述第二规定值的情况相比，使所述边界扫描测试的执行间隔变窄。5.根据权利要求1所述的检查装置，其特征在于，所述测试控制部对所述电路板执行多次所述边界扫描测试，所述主控制部根据所述边界扫描测试的不良部位的检测状况，使所述边界扫描测试的执行间隔有所不同。6.根据权利要求5所述的检查装置，其特征在于，所述主控制部在通过所述边界扫描测试检测出的不良部位数为第三规定值以上的情况下，与通过所述边界扫描测试检测出的不良部位数小于所述第三规定值的情况相比，使所述边界扫描测试的执行间隔变窄。7.根据权利要求1所述的检查装置，其特征在于，所述至少一个电路板包含第一电路板和第二电路板，所述测试控制部对所述第一电路板和所述第二电路板的各电路板执行多次所述边界扫描测试，所述主控制部根据对所述第一电路板的所述边界扫描测试的不良部位的检测状况，使对所述第二电路板的所述边界扫描测试的执行间隔有所不同。8.根据权利要求7所述的检查装置，其特征在于，所述主控制部在通过对所述第一电路板的所述边界扫描测试而检测出的不良部位数为第四规定值以上的情况下，与通过对所述第一电路板的所述边界扫描测试而检测出的不良...

【专利技术属性】
技术研发人员：今堀翔也，
申请(专利权)人：爱斯佩克株式会社，
类型：发明
国别省市：