存储器件及其制造方法技术

本发明专利技术实施例阐述一种包括字线、源极线、位线、存储层、沟道材料层的存储器件。字线在第一方向上延伸，且衬层设置在字线的侧壁上。存储层在衬层之间设置在字线的侧壁上且在第一方向上沿着衬层的侧壁延伸。衬层通过存储层间隔开且衬层夹置在存储层与字线之间。沟道材料层设置在存储层的侧壁上。介电层设置在沟道材料层的侧壁上。源极线及位线设置在介电层的相对的侧处且设置在沟道材料层的侧壁上。源极线及位线在与第一方向垂直的第二方向上延伸。衬层的材料具有比存储层的材料的介电常数低的介电常数。介电常数。介电常数。

【技术实现步骤摘要】
存储器件及其制造方法


[0001]本专利技术实施例涉及存储器件及其制造方法。

技术介绍

[0002]随着集成电路的大小不断减小，组件或器件的整合密度逐渐增加。半导体存储器件包括易失性存储器及非易失性存储器。对于半导体存储器件，增加的存储胞元(memory cell)密度使得实现紧凑的结构设计，所述紧凑的结构设计具有减小的大小但会维持半导体存储器件的性能。

技术实现思路

[0003]本专利技术实施例的一种存储器件包括多层堆叠。多层堆叠设置在介电结构之上，且所述多层堆叠包括交替地堆叠的第一导电层与第一介电层。第二介电层设置在所述介电结构之上且穿透过所述第一导电层及所述第一介电层。第一导电线与第二导电线设置在所述第二介电层的相对的侧处。一对介电区块分别与所述第一导电线及所述第二导电线并排地设置。存储层设置在所述一对介电区块之间且穿透过所述第一导电层及所述第一介电层。沟道材料层设置在所述一对介电区块之间且设置在所述第一导电线及所述第二导电线与所述存储层之间，并且所述沟道材料层垂直地沿着所述存储层延伸。所述一对介电区块中的每一者具有位于所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器件，包括：多层堆叠，设置在介电结构之上，所述多层堆叠包括交替地堆叠的第一导电层与第一介电层；第二介电层，设置在所述介电结构之上且穿透过所述第一导电层及所述第一介电层；第一导电线与第二导电线，设置在所述第二介电层的相对的侧处；一对介电区块，分别与所述第一导电线及所述第二导电线并排地设置；存储层，设置在所述一对介电区块之间且穿透过所述第一导电层及所述第一介电层；以及沟道材料层，设置在所述一对介电区块之间，沿着所述存储层垂直地延伸，且设置在所述第一导电线及所述第二导电线与所述存储层之间，其中所述一对介电区块中的每一者具有位于所述存储层与所述第一导电层中的一者之间的延伸部分，且所述一对介电区块的材料具有比所述存储层的材料的介电常数低的介电常数。2.根据权利要求1所述的存储器件，其中所述存储层包括铁电层。3.根据权利要求2所述的存储器件，其中所述一对介电区块的材料包括具有小于3.9的介电常数的低介电常数介电材料。4.根据权利要求1所述的存储器件，其中位于所述一对介电区块之间的所述存储层沿着延伸方向以第一长度从所述一对介电区块中的一者延伸到所述一对介电区块中的另一者。5.根据权利要求4所述的存储器件，其中位于所述一对介电区块之间的所述沟道材料层沿着所述延伸方向以第二长度从所述一对介电区块中的一者延伸到所述一对介电区块中的另一者，且所述第二长度与所述第一长度实质上相同。6.根据权利要求4所述的存储器件，还包括位于所述沟道材料层与所述第二介电层之间的栅极介电层，其中所述栅极介电层沿着所述沟道材料层垂直地延伸且覆盖所述第一导电线及所述第二导电线的一些部分的侧壁以及所述第二介电层的一些部分的侧壁。7.一种存储器件，包括：字线，在第一方向上延伸；衬层，设置在所述字线的侧...

【专利技术属性】
技术研发人员：林孟汉，贾汉中，杨丰诚，杨柏峰，许诺，杨世海，林佑明，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：