在制造量子计算器件期间用于增加沟道迁移率的处理制造技术

描述了与处理量子计算器件以增加沟道迁移率有关的方法。示例方法包括在晶片的表面上形成超导金属层。方法还包括选择性去除超导金属层的一部分，以允许后续形成与器件相关联的栅极电介质，其中选择性去除引起与量子计算器件相关联的沟道迁移率的减小。方法还包括：在形成栅极电介质之前，使晶片经受等离子体处理，其中与等离子体处理相关联的参数集被选择以增加沟道迁移率。以增加沟道迁移率。以增加沟道迁移率。

【技术实现步骤摘要】
【国外来华专利技术】在制造量子计算器件期间用于增加沟道迁移率的处理

技术介绍

[0001]已经提出了用于构建量子计算机的各种物理系统，包括俘获离子、核自旋、半导体中的电子自旋、光子和其他类型的系统。这些系统中的每个系统旨在实现量子比特(比特的量子等价物)，它不是具有值0或值1，而是由根据量子物理学规则演变的二维矢量表示。拓扑量子计算可以提供比传统量子计算方法更好的性能。

技术实现思路

[0002]在一个示例中，本公开涉及一种用于形成量子计算器件的方法。方法可以包括在晶片的表面上形成超导金属层。方法还可以包括选择性去除超导金属层的一部分，以允许后续形成与器件相关联的栅极电介质，其中选择性去除引起与量子计算器件相关联的沟道迁移率的减小。方法还可以包括在形成栅极电介质之前，使晶片经受等离子体处理，其中与等离子体处理相关联的参数集被选择，以增加沟道迁移率。
[0003]在另一方面，本公开涉及一种量子计算器件，包括形成在衬底中的量子阱。量子计算器件还可以包括形成在衬底的表面上的超导金属层。量子计算器件还可以包括与量子计算器件相关联的栅极电介质，栅极电介质在选择性去除超导金属层的一部分之后形成，其中选择性去除引起与形成在衬底中的量子阱相邻的沟道迁移率的减小，并且其中栅极电介质在使衬底经受等离子体处理之后形成，其中与等离子体处理相关联的参数集被选择，以增加与量子阱相邻的沟道迁移率。
[0004]在又一方面，本公开涉及一种用于处理包括量子阱的晶片以形成量子计算器件的方法。方法可以包括在晶片的表面上形成超导金属层。方法还可以包括选择性去除超导金属层的一部分，以允许后续形成与量子计算器件相关联的栅极电介质，其中选择性去除引起与量子阱相邻的沟道迁移率的减小。方法还可以包括在形成栅极电介质之前，使晶片经受原位等离子体处理，利用至少氢作为与等离子体处理相关联的前体，其中与等离子体处理相关联的参数集被选择，以增加与量子阱相邻的沟道迁移率，使得与量子阱相邻的沟道迁移率和本征沟道迁移率基本相同。
[0005]提供本
技术实现思路
是为了以简化形式介绍一些概念，这些概念将在下面的具体实施方式中进一步被描述。本
技术实现思路
不旨在标识所要求保护的主题的关键特征或基本特征，也不旨在用于限制所要求保护的主题的范围。
附图说明
[0006]本公开以示例的方式进行说明并且不受附图限制，其中相同的附图标记指示相似的元件。附图中的元件是为了简单和清楚而被图示的并且不一定按比例绘制。
[0007]图1示出了示例拓扑量子计算器件在用于形成器件的至少一个步骤期间的截面图；
[0008]图2示出了示例拓扑量子计算器件在用于形成器件的至少一个步骤期间的截面图；
[0009]图3示出了示例拓扑量子计算器件在用于形成器件的至少一个步骤期间的截面图；
[0010]图4示出了根据一个示例的对与量子阱相邻的半导体的损伤的图示；
[0011]图5示出了针对测试样品的迁移率对密度的图；
[0012]图6示出了各种处理实现的峰值迁移率；
[0013]图7示出了各种处理在零栅极电压下的峰值迁移率对密度；
[0014]图8示出了等离子体处理导致的半导体的改变的图示。
[0015]图9示出了示例拓扑量子计算器件在用于形成器件的至少一个步骤期间的截面图；
[0016]图10示出了示例拓扑量子计算器件在用于形成器件的至少一个步骤期间的截面图；
[0017]图11示出了示例拓扑量子计算器件在用于形成器件的至少一个步骤期间的俯视图；以及
[0018]图12示出了示例拓扑量子计算器件在用于形成器件的至少一个步骤期间的俯视图。
具体实施方式
[0019]本公开中描述的示例涉及量子计算器件及其制造方法，包括在形成量子计算器件期间的处理。某些示例还涉及可以使用二维电子气(2
‑
DEG)结构实现的拓扑量子比特。这种2
‑
DEG结构可以使用来自元素周期表的III族和V族的材料形成。此外，这种2
‑
DEG结构还可以使用来自元素周期表的II族、IV族或VI族的材料形成。这些材料还可以用于形成气
‑
液
‑
固(VLS)纳米线。VLS纳米线可以使用化学束外延或分子束外延形成，然后可以被转移到衬底以形成器件的源极、漏极和栅极方面。此外，这些材料可以用于使用选择性区域生长(SAG)技术来形成拓扑量子比特。在使用这些技术中的任何一种来形成拓扑量子比特期间，在本文描述的示例中，在表面上形成的超导体耦合到量子阱。
[0020]可以使用在晶片上原位生长诸如铝或铌的超导金属来形成示例器件。示例晶片包括使用磷化铟(InP)、砷化铟(InAs)、锑化铟(InSb)、碲化镉汞(HgCdTe)或选自元素周期表的II、III、IV、V和VI族的材料的任何适当组合，或选自元素周期表的II、III、IV、V和VI族的材料的三种不同原子的任何三元化合物中的任一种形成的晶片。作为示例，可以通过在衬底上外延生长这些材料组合中的任何一种来形成晶片。可以通过在晶片上形成超导的金属层来创建拓扑量子计算器件。在某些示例中，可以通过在晶片上原位生长金属或沉积金属来形成金属层。
[0021]在半导体生长之后直接原位沉积诸如外延生长的铝的超导体导致超导间隙的质量的显著改进。然而，该技术带来了附加的制造挑战。作为示例，铝必须被去除以定义器件的拓扑区域。对铝有选择性的湿法蚀刻溶液是高度放热的，并且它们对半导体引起损伤。这导致粗糙度增加和诱导杂质，减小二维电子气(2DEG)的迁移率，并且损害易碎的诱导p波超导配对。由于通过清洁界面维持硬间隙超导性的长度尺度由势垒的高度和厚度设置，因此将2DEG埋置在异质结构中可能是不可行的。因此，需要修复缺陷的制造技术。
[0022]图1示出了根据一个示例在形成拓扑量子计算器件100中使用的至少一个步骤的
截面图。在该示例中，作为该步骤的一部分，从衬底102开始，可以形成缓冲层104。接下来，可以在缓冲层104之上形成量子阱层106。接下来，可以在量子阱层106之上形成另一个缓冲层108，以完成对应于一个或多个超导量子阱的异质结构的形成。缓冲层108对于完成某些类型的量子阱的形成可能不是必需的。在该示例中，衬底102可以是磷化铟(InP)衬底。缓冲层104可以是砷化铟镓(InGaAs)层。量子阱层106可以是砷化铟(InAs)层。缓冲层108可以是铟铝砷(InAlAs)层。这些层中的每个层可以使用分子束外延(MBE)来形成。作为示例，MBE相关工艺可以在MBE系统中被执行，MBE系统允许在真空中沉积适当材料。尽管图1示出了以某种方式布置的拓扑量子计算器件100的一定数目的层，但是可以存在更多或更少数目的不同布置的层。
[0023]图2示出了根据一个示例在形成拓扑量子计算器件100中使用的至少一个步骤的截面图。作为该步骤的一部分，可以在缓冲层108之上形成金属层110。在该示例中，可以使用MBE来沉积金属层110。金属层110可以包括铝、铌或在本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于形成量子计算器件的方法，包括：在晶片的表面上形成超导金属层；选择性去除所述超导金属层的一部分，以允许后续形成与所述器件相关联的栅极电介质，其中所述选择性去除引起与所述量子计算器件相关联的沟道迁移率的减小；以及在形成所述栅极电介质之前，使所述晶片经受等离子体处理，其中与所述等离子体处理相关联的参数集被选择，以增加所述沟道迁移率。2.根据权利要求1所述的方法，其中所述参数集包括：与所述等离子体处理相关联的任何前体的参数、与所述等离子体处理相关联的任何离子或电子的密度、与所述等离子体处理相关联的电源的类型。3.根据权利要求2所述的方法，其中与所述等离子体处理相关联的所述前体包括氩和氢。4.根据权利要求1所述的方法，其中量子阱对应于与所述量子计算器件相关联的拓扑有源区域。5.根据权利要求1所述的方法，其中所述等离子体处理包括远程等离子体处理。6.根据权利要求5所述的方法，其中所述远程等离子体处理使用电源来被提供，所述电源选自包括直流(DC)电源、脉冲DC电源或射频(RF)电源的组。7.根据权利要求1所述的方法，还包括：在使所述晶片经受所述等离子体处理之前，在原子层沉积腔室中将三甲基铝施加到所述晶片的所述表面。8.根据权利要求2所述的方法，其中与所述等离子体处理相关联的所述前体包括氦。9.根据权利要求1所述的方法，其中所述拓扑量子计算器件包括以下至少一项：二维电子气(2DEG)、气
‑
液
‑
固(VLS)纳米线、或者使用选择性区域生长形成的结构。10.一种量子计算器件，包括：量子阱，被形成在衬底中；超导金属层，被形成在所述衬底的...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：微软技术许可有限责任公司，
类型：发明
国别省市：