一种瞬态增强的数字LDO电路制造技术

本发明专利技术公开的瞬态增强的数字LDO电路包括比较器阵列、逻辑控制器、功率输出级和补偿电路，比较器阵列包括并联的第一比较器、第二比较器和第三比较器，逻辑控制器包括移位寄存器和二分法控制器，功率输出级包括PMOS开关阵列和缓冲器阵列，PMOS开关阵列由并联的N个PMOS开关组成，缓冲器阵列由并联的N个缓冲器组成，补偿电路包括N个并联的NMOS开关和N个并联的补偿电容；本发明专利技术采用分段二分法作为电路的核心控制方案，以减小瞬态调整步数，缩短瞬态响应时间；同时采用有源模拟反馈的方式，实现负载电流的快速补偿，避免输出电压的二次俯冲，降低输出电压的俯冲幅值。降低输出电压的俯冲幅值。降低输出电压的俯冲幅值。

【技术实现步骤摘要】
一种瞬态增强的数字LDO电路


[0001]本专利技术涉及集成电路电源管理
，具体是一种瞬态增强的数字LDO电路。

技术介绍

[0002]电源管理芯片是片上系统(System
‑
on
‑
Chip，SoC)不可或缺的部分，其主要作用是为片上不同功能模块提供差异化的直流稳态电压。随着SoC芯片内部工作频率增加，电源模块瞬态响应需求也越来越高。
[0003]低压差线性稳压器(Low Dropout Regulator,LDO)作为电源管理芯片的一种，已广泛应用于各类便携式电子产品中。传统的模拟LDOs可以实现快速瞬态响应和高电源抑制比，但在低电压工作环境下，模拟LDO误差放大器的增益带宽性能急剧恶化，已经无法满足低压设计需求。数字LDO是当前研究热点，它采用电压量化器，将参考电压和输出电压之间的电压误差量化为成比例的数字信号，并通过该信号控制功率开关阵列的导通数目，从而稳定输出电压。
[0004]瞬态恢复时间与瞬态电压是数字LDO的两个重要性能指标，代表了LDO在负载突变下的响应特性。其中，瞬态本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种瞬态增强的数字LDO电路，其特征在于，包括比较器阵列、逻辑控制器、功率输出级和补偿电路；所述的比较器阵列包括并联的第一比较器、第二比较器和第三比较器，所述的第一比较器的正输入端与LDO电路的输出电压连接，所述的第一比较器的负输入端与第一参考电压连接，所述的第一比较器的时钟端与采样时钟连接；所述的第二比较器的正输入端与所述的输出电压连接，所述的第二比较器的负输入端与第二参考电压连接，所述的第二比较器的时钟端与所述的采样时钟连接；所述的第三比较器的正输入端与所述的输出电压连接，所述的第三比较器的负输入端与第三参考电压连接，所述的第三比较器的时钟端与所述的采样时钟连接；所述的比较器阵列将参考电压和输出电压的误差量化为数字信号，实现数字LDO电路输出电压的控制；所述的逻辑控制器包括移位寄存器和二分法控制器，所述的第一比较器、第二比较器和第三比较器的输出信号分别接入所述的移位寄存器的输入端，所述的移位寄存器的一个输出端与所述的二分法控制器的输入端连接，所述的二分法控制器的输出端与所述的功率输出级的信号输入端连接，所述的移位寄存器的另一个输出端与所述的补偿电路的输入端连接；所述的逻辑控制器的输出控制信号的控制位为N位，N为大于1的整数；所述的逻辑控制器通过分段二分法调整，控制PMOS开关的导通数目；所述的功率输出级包括PMOS开关阵列和缓冲器阵列，所述的PMOS开关阵列由并联的N个PMOS开关组成，所述的缓冲器阵列由并联的N个缓冲器组成，所述的补偿电路包括N个并联的NMOS开关和N个并联的补偿电容；所述的N个PMOS开关的源端分别与LDO电路的输入电压连接，所述的N个PMOS开关的漏端分别与所述的输出电压连接，所述的N个缓冲器的电源端分别与所述的输入电压连接，每个所述的缓冲器的信号输入端接入所述的二分法控制器的一个输出信号，每个所述的缓冲器的信号输出端与一个所述的PMOS开关的栅端连接，每个所述的缓冲器的接地信号端与一个所述的NMOS开关的漏端连接，每个所述的NMOS开关的漏端与一个所述的补偿电容的上极板连接，每个所述的NMOS开关的栅端接入所述的移位寄存器的一个输出信号，每个所述的NMOS开关的源端接地，每个所述的补偿电容的下极板与所述的输出电压连接，所述的输出电压与接地的负载连接；所述的功率输出级与所述的补偿电路构成一个有源模拟反馈回路，在负载发生变化时，所述的功率输出级向该有源模拟反馈回路迅...

【专利技术属性】
技术研发人员：钱利波，王大山，叶益迭，夏银水，朱樟明，
申请(专利权)人：宁波大学，
类型：发明
国别省市：