用以存取快闪存储器模块的方法、快闪存储器控制器与电子装置制造方法及图纸

本发明专利技术涉及一种用以存取一快闪存储器模块的方法、快闪存储器控制器与电子装置。该方法包含：将一读取指令发送至该快闪存储器模块，以藉由使用多个读取电压来读取多个存储器单元，其中每个存储器单元可用以储存多个位元，每个存储器单元具有多个状态，该多个状态用于指示该多个位元的不同组合；从该快闪存储器模块中获取一读出信息；分析该读出信息以决定该多个存储器单元的该多个状态的数量；根据该多个存储器单元的该多个状态的数量，判断该多个存储器单元是平衡的还是不平衡的，以产生一判断结果；以及参考该判断结果来调整该多个读取电压的电压准位。读取电压的电压准位。读取电压的电压准位。

【技术实现步骤摘要】
用以存取快闪存储器模块的方法、快闪存储器控制器与电子装置


[0001]本专利技术有关于一种快闪存储器控制器，尤指一种快闪存储器模块存取方法以及相关的快闪存储器控制器。

技术介绍

[0002]近年来由于存储器的技术不断地发展，各种可携式或非可携式存储器装置(例如：分别符合SD/MMC、CF、MS以及XD标准的记忆卡；又例如：固态硬碟(solid state drive,SSD)；又例如：分别符合通用快闪存储器储存(Universal Flash Storage,UFS)与嵌入式多媒体卡(embedded Multi Media Card,eMMC)标准的嵌入式(embedded)存储器装置)被广泛地实施于诸多应用中，因此，如何改善这些存储器装置中的存储器的存取控制是本领域急需解决的问题。
[0003]以常用的NAND型快闪存储器而言，其主要可包含单阶储存单元(single level cell,SLC)与多阶储存单元(multiple level cell,MLC)的快闪存储器，在单阶储存单元的快闪存储器中，作为存储器单元(memory cell)的每个晶体管只有两种电荷值，分别用以代表逻辑值0与逻辑值1。另外，在多阶储存单元的快闪存储器中，作为存储器单元的每个晶体管的储存能力可充分被利用，其中相较于单阶储存单元的快闪存储器中的晶体管，多阶储存单元的快闪存储器中的晶体管是采用较高的电压来驱动，以透过不同位准的电压在一个晶体管中记录至少两位元的资讯(诸如00、01、11或10)。理论上，多阶储存单元的快闪存储器的记录密度可以达到单阶储存单元的快闪存储器的记录密度的至少两倍，因此多阶储存单元的快闪存储器是NAND快闪存储器制造商的首选。
[0004]比起单阶储存单元的快闪存储器，多阶储存单元的快闪存储器的成本较低且容量较大，故多阶储存单元快闪存储器很快地成为市面上的存储器装置竞相采用的主流，然而，多阶储存单元的快闪存储器的不稳定性所导致的问题也一一浮现，为了确保对储存装置中的快闪存储器的存取控制符合相关规范，快闪存储器的控制器通常备有某些管理机制以妥善地管理数据的存取。
[0005]依据相关技术，具有上述管理机制的现有技术储存装置中仍有不足之处，举例来说，当三阶储存单元(triple level cell,TLC)的快闪存储器被应用于存储器装置时，会有例如位元错误率增加等问题。尽管目前有针对三阶储存单元的快闪存储器的读取数据的传统感测方案试着解决这些问题，但在具有四阶储存单元(quadruple level cell,QLC)的快闪存储器的存储器装置上并不适用，尤其传统感测方案对于在四阶储存单元的快闪存储器中的每个存储器单元的高阶储存电位(high
‑
level per memory cell)并不好。因此，需要一种新方法和相关结构，以在没有任何副作用或较不会带来副作用的情况下提升整体效能。

技术实现思路

[0006]本专利技术之一目的在于提供一种用以存取一快闪存储器模块的方法，其使用一主动前景扫描以判断出适当的读取电压，来读取储存于该快闪存储器模块的数据，以解决上述的问题。
[0007]本专利技术一实施例揭示了一种用以存取一快闪存储器模块的方法，包含以下步骤：将一读取指令发送至该快闪存储器模块，以藉由使用多个读取电压来读取该快闪存储器模块的至少一个字元线的多个存储器单元，其中每个存储器单元可用以储存多个位元，每个存储器单元具有多个状态，该多个状态用于指示该多个位元的不同组合；从该快闪存储器模块中获取一读出信息；分析该读出信息以确定该多个存储器单元的该多个状态的数量；根据该多个存储器单元的该多个状态的数量，判断该多个存储器单元是平衡的还是不平衡的，以产生一判断结果；以及参考该判断结果来调整该多个读取电压的电压准位。
[0008]本专利技术另一实施例揭示了一种快闪存储器控制器，其中该快闪存储器控制器耦接至一快闪存储器模块，该快闪存储器模块包含至少一快闪存储器芯片，每一快闪存储器芯片包含多个区块，每一区块包含多个分页，以及该快闪存储器控制器包含一存储器以及一微处理器，该存储器是用来储存一程序码，该微处理器是用来执行该程序码以透过一控制逻辑电路来存取该快闪存储器模块，其中该微处理器用以：将一读取指令发送至该快闪存储器模块，以藉由使用多个读取电压来读取该快闪存储器模块的至少一个字元线的多个存储器单元，其中每个存储器单元可用以储存多个位元，每个存储器单元具有多个状态，该多个状态用于指示该多个位元的不同组合；从该快闪存储器模块中获取一读出信息；分析该读出信息以决定该多个存储器单元的该多个状态的数量；根据该多个存储器单元的该多个状态的数量，判断该多个存储器单元是平衡的还是不平衡的，以产生一判断结果；以及参考该判断结果来调整该多个读取电压的电压准位。
[0009]本专利技术又另一实施例揭示了一种电子装置，包含一快闪存储器模块以及一快闪存储器控制器，该快闪存储器控制器是用以存取该快闪存储器模块，其中该快闪存储器控制器另用以：将一读取指令发送至该快闪存储器模块，以藉由使用多个读取电压来读取该快闪存储器模块的至少一个字元线的多个存储器单元，其中每个存储器单元可用以储存多个位元，每个存储器单元具有多个状态，该多个状态用于显示该多个位元的不同组合；从该快闪存储器模块中获取一读出信息；分析该读出信息以决定该多个存储器单元的该多个状态的数量；根据该多个存储器单元的该多个状态的数量，判断该多个存储器单元是平衡的还是不平衡的，以产生一判断结果；以及参考该判断结果来调整该多个读取电压的电压准位。
附图说明
[0010]图1是依据本专利技术一实施例的一电子装置的示意图。
[0011]图2是依据本专利技术一实施例的一三维NAND型快闪存储器的示意图。
[0012]图3是依据本专利技术一实施例的一四阶储存单元区块中的一存储器单元的多个状态(编程状态)的示意图。
[0013]图4是依据本专利技术一实施例的用来存取快闪存储器模块的方法的流程图。
[0014]图5是依据本专利技术一实施例的存储器单元的状态的直方图。
[0015]图6是依据本专利技术一实施例的存储器单元的阈值电压分布的示意图。
[0016]图7是依据本专利技术一实施例的用来将数据写入快闪存储器模块的方法的流程图。
[0017]图8是依据本专利技术一实施例的一种用来存取快闪存储器模块的方法的流程图。
[0018]【符号说明】
[0019]10:电子装置
[0020]50:主机装置
[0021]52:处理器
[0022]54:电源供应电路
[0023]100:存储器装置
[0024]110:存储器控制器
[0025]112:微处理器
[0026]112C:程序码
[0027]112M:只读存储器
[0028]114:控制逻辑电路
[0029]132:编码器
[0030]134:解码器
[0031]136:随机化器
[003本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用以存取一快闪存储器模块的方法，包含：将一读取指令发送至该快闪存储器模块，以藉由使用多个读取电压来读取该快闪存储器模块的至少一个字元线的多个存储器单元，其中每个存储器单元可用以储存多个位元，每个存储器单元具有多个状态，该多个状态用于指示该多个位元的不同组合；从该快闪存储器模块中获取一读出信息；分析该读出信息以决定该多个存储器单元的该多个状态的数量；根据该多个存储器单元的该多个状态的数量，判断该多个存储器单元是平衡的还是不平衡的，以产生一判断结果；以及参考该判断结果来调整该多个读取电压的电压准位。2.如权利要求1所述的方法，其特征在于，判断该多个存储器单元是平衡的还是不平衡的的步骤包含：藉由计算该多个存储器单元的该多个状态的数量与多个理想值之间的多个差，来判断该多个存储器单元是平衡的还是不平衡的，以产生该判断结果。3.如权利要求2所述的方法，其特征在于，每一理想值是藉由将该多个存储器单元的数量除以每一存储器单元的该多个状态的数量而获得的一平均值。4.如权利要求2所述的方法，其特征在于，该多个理想值是当准备将数据储存到该多个存储器单元中时，所产生的该多个存储器单元的多个状态的多个原始数量。5.如权利要求4所述的方法，其特征在于，还包含：在将该读取指令发送到该快闪存储器模块的步骤之前：从一主机装置接收一写入指令和数据；对该数据进行一数据成形操作以产生一随机数据；对该随机数据进行编码以产生一编码数据；依据该编码数据来计算该多个状态的该多个原始数量；以及将该编码数据和该多个状态的该多个原始数量写入该多个存储器单元中。6.如权利要求2所述的方法，其特征在于，藉由计算该多个存储器单元的该多个状态的数量与该多个理想值之间的差，来判断该多个存储器单元是平衡的还是不平衡的步骤包含：若该多个状态所分别对应的该多个差中的任一个差大于一阈值，则判断该多个存储器单元为不平衡的，以产生该判断结果；以及若该多个状态所分别对应的该多个差均未大于该阈值，则判断该多个存储器单元为平衡的，以产生该判断结果。7.如权利要求2所述的方法，其特征在于，参考该判断结果调整该多个读取电压的电压准位的步骤包含：若该判断结果指示该多个存储器单元为平衡的，则不调整该多个读取电压的电压准位；以及若该判断结果指示该多个存储器单元为不平衡的，则根据该多个存储器单元的该多个状态的数量与该多个理想值之间的该多个差，来调整该多个读取电压的电压准位。8.如权利要求1所述的方法，其特征在于，该方法在一快闪存储器控制器的一前景操作中执行。
9.一种快闪存储器控制器，其中该快闪存储器控制器耦接至一快闪存储器模块，该快闪存储器模块包含至少一快闪存储器芯片，每一快闪存储器芯片包含多个区块，每一区块包含多个分页，以及该快闪存储器控制器包含：一存储器，用来储存一程序码；以及一微处理器，用来执行该程序码以透过一控制逻辑电路来存取该快闪存储器模块；其中该微处理器用以：将一读取指令发送至该快闪存储器模块，以藉由使用多个读取电压来读取该快闪存储器模块的至少一个字元线的多个存储器单元，其中每个存储器单元可用以储存多个位元，每个存储器单元具有多个状态，该多个状态用于指示该多个位元的不同组合；从该快闪存储器模块中获取一读出信息；分析该读出信息以决定该多个存储器单元...

【专利技术属性】
技术研发人员：杨宗杰，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：