【技术实现步骤摘要】
一种数据传输方法、数据传输装置和相关设备
[0001]本专利技术实施例涉及计算机
,具体涉及一种数据传输方法、数据传输装置和相关设备。
技术介绍
[0002]目前的芯片间的数据传输方案是从传统的PCIE(Peripheral Component Interconnect Express,外部设备互连总线)的数据传输方案演化而来的。并且,基于兼容性的考虑,并未对PCIE数据传输方案进行较大的改动。但是,由于芯片间数据传输的信号场景比传统的PCIE数据传输的信号场景简单,因此,导致芯片间的数据传输步骤有些冗余,导致数据传输效率较低。
技术实现思路
[0003]有鉴于此,本专利技术实施例提供一种数据传输方法、数据传输装置和相关设备,以简化数据传输步骤,提高数据传输效率。
[0004]为解决上述问题,本专利技术实施例提供如下技术方案:
[0005]本专利技术第一方面提供了一种数据传输方法,应用于发送端芯片,所述数据传输方法包括:
[0006]获取待传输的数据包;
[0007]将所述待传输的数据包缓存在重发缓冲区;所述重发缓冲区缓存有已传输至接收端芯片的数据包,且所述已传输至接收端芯片的数据包中,已传输时间大于预设时间的数据包被所述待传输的数据包覆盖;
[0008]将所述待传输的数据包,按序传输至所述接收端芯片;
[0009]其中,所述预设时间包括:从数据包传输完成到接收到错误指令的延时时间,所述错误指令为所述接收端芯片发送的用于指示所述数据包传输错误的指令 ...
【技术保护点】
【技术特征摘要】
1.一种数据传输方法,其特征在于,应用于发送端芯片,所述数据传输方法包括:获取待传输的数据包;将所述待传输的数据包缓存在重发缓冲区;所述重发缓冲区缓存有已传输至接收端芯片的数据包,且所述已传输至接收端芯片的数据包中,已传输时间大于预设时间的数据包被所述待传输的数据包覆盖;将所述待传输的数据包,按序传输至所述接收端芯片;其中,所述预设时间包括:从数据包传输完成到接收到错误指令的延时时间,所述错误指令为所述接收端芯片发送的用于指示所述数据包传输错误的指令。2.根据权利要求1所述的数据传输方法,其特征在于,将所述待传输的数据包,按序传输至所述接收端芯片之前,还包括:生成所述待传输的数据包对应的校验码和序列号;将所述序列号和所述校验码,加入到所述待传输的数据包中。3.根据权利要求1或2所述的数据传输方法,其特征在于,还包括:接收所述接收端芯片返回的错误指令;根据所述错误指令,确定待重新传输的数据包;将所述待重新传输的数据包,按序传输至所述接收端芯片。4.根据权利要求3所述的数据传输方法,其特征在于,还包括:在将所述待重新传输的数据包按序传输至所述接收端芯片的过程中,暂停获取所述待传输的数据包。5.根据权利要求3所述的数据传输方法,其特征在于,所述根据所述错误指令,确定待重新传输的数据包,包括:根据所述错误指令,确定第一序列号,所述第一序列号为当前最后一个传输成功的数据包的序列号;将所述已传输至接收端芯片的数据包中,序列号大于所述第一序列号的数据包,确定为所述待重新传输的数据包,所述序列号按照所述待传输的数据包的传输顺序依次增大。6.根据权利要求5所述的数据传输方法,其特征在于,所述将所述已传输至接收端芯片的数据包中,序列号大于所述第一序列号的数据包,确定为所述待重新传输的数据包,包括:确定大于所述第一序列号的序列号;根据序列号与存储地址的映射关系,确定所述大于所述第一序列号的序列号对应的数据包的存储地址;将所述已传输至接收端芯片的数据包中,与所述存储地址对应的数据包,确定为所述待重新传输的数据包。7.根据权利要求5所述的数据传输方法,其特征在于,所述根据所述错误指令,确定第一序列号包括:若所述错误指令是有效指令,对所述错误指令进行解析,获得所述错误指令包含的序列号,并将所述错误指令包含的序列号,确定为所述第一序列号;若所述错误指令不是有效指令,根据接收到所述错误指令的时间及其延时时间,确定所述第一序列号。
8.根据权利要求5所述的数据传输方法,其特征在于,所述根据所述错误指令,确定第一序列号之后,还包括:若所述第一序列号与已保存的第一序列号相同,使所述待重新传输的数据包的重新传输次数加1,若所述重新传输次数大于预设次数,重新训练传输链路,并重新传输所述待重新传输的数据包;若所述第一序列号与所述已保存的第一序列号不同,使所述第一序列号替换所述已保存的第一序列号,并重置重新传输次数。9.根据权利要求8所述的数据传输方法,其特征在于,所述使所述第一序列号替换所述已保存的第一序列号之后,还包括:删除...
【专利技术属性】
技术研发人员:曾昭贵,钟于义,张延苏,张楠,代开勇,潘于,
申请(专利权)人:海光信息技术股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。