一种用于时间交织ADC的模拟域补偿电路制造技术

本发明专利技术属于集成电路技术领域，具体涉及一种用于时间交织ADC的模拟域补偿电路。本发明专利技术采用并联的MOS电容阵列作为可变电容来调节时间交织ADC各通道的采样时刻，通过对MOS电容阵列编码时引入第五MOS电容(M5)作为冗余位，有效的实现了时间交织ADC采样时刻偏差的精准补偿。此结构最大的创新点是冗余位电容第五MOS电容(M5)的添加，传统补偿电路电容阵列之间需要满足严格的比例关系才能保证补偿之后的采样时刻偏差能够精准收敛，然而实际芯片中由于版图布局以及工艺偏差，电容阵列之间的倍数关系难以保证，冗余位电容给这些问题留出了裕度，有效的解决了这一问题。有效的解决了这一问题。有效的解决了这一问题。

【技术实现步骤摘要】
一种用于时间交织ADC的模拟域补偿电路


[0001]本专利技术属于集成电路
，具体涉及一种用于时间交织ADC的模拟域补偿电路。

技术介绍

[0002]时间交织ADC采样时刻偏差的补偿方法如图1所示，数字校准模块采集时间交织ADC的输出数据并利用相关算法对采样时刻偏差需要补偿的方向进行计算，然后再根据顺序生成相应的第七到第一数字控制码D7
‑
D1反馈到时钟产生模块中的模拟域补偿电路来调节采样时刻偏差，如：数字模块第一轮计算后得到第一轮补偿时采样时刻需要调整的方向(正或负的延迟)，通过第七数字控制码D7反馈到电路中，如此往复，当第七到第一数字控制码D7
‑
D1都经过调整，时钟产生模块提供给ADC的多相采样时钟就得到了校正。图2是普通的模拟域补偿电路，它相邻MOS电容的大小存在两倍关系，满足此关系的电容阵列在多轮的补偿后采样时刻偏差值能收敛到MOS电容阵列的最小步长内。此补偿方法是一种二分法寻值，令最低位补偿大小为t，那么从最低到最高位每一步步长分别为t、2t、22t、23t、24t、25t、26t，每一步可本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于时间交织ADC的模拟域补偿电路，用于ADC采样时刻偏差校准，其中ADC输出数据输入到数字校准模块，由数字校准模块产生数字控制码反馈到时钟产生模块中的模拟域补偿电路的对应补偿位来调节采样时刻偏差，时钟产生模块用于为ADC提供时钟信号；其特征在于，所述模拟域补偿电路包括第一反相器(inv1)、第二反相器(inv2)、第一MOS电容(M1)、第二MOS电容(M2)、第三MOS电容(M3)、第四MOS电容(M4)、第五MOS电容(M5)、第六MOS电容(M6)、第七MOS电容(M7)、第八MOS电容(M8)；其中第一MOS电容(M1)、第二MOS电容(M2)、第三MOS电容(M3)、第四MOS电容(M4)、第五MOS电容(M5)、第六MOS电容(M6)、第七MOS电容(M7)、第八MOS电容(M8)的栅极全部连接构成MOS电容阵列，每个MOS电容的源漏极互连后接由数字...

【专利技术属性】
技术研发人员：唐鹤，任钊锋，卢知非，彭析竹，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：