一种爆轰实验电测动态自检测试系统及其测试方法技术方案

本发明专利技术涉及集成爆轰实验测试系统技术领域，公开了一种爆轰实验电测动态自检测试系统，包括触发模块、信号延时电路、若干个开关导通电路；所述触发模块用于提供触发信号给所述信号延时电路，同时，所述触发信号通过同步输出模块同步进行输出；所述信号延时电路设有多个输出通道，且每个输出通道的触发时间依次顺延延时若干纳秒，每个所述通道通过对应的所述开关导通电路将触发线号输出给电探针电路，本发明专利技术还公开了一种爆轰实验电测动态自检测试方法。本发明专利技术实现了多路电探针分时放电，各个通道间延时若干纳秒递增，可在示波器上很快检查各个通道的状态。查各个通道的状态。查各个通道的状态。

【技术实现步骤摘要】
一种爆轰实验电测动态自检测试系统及其测试方法


[0001]本专利技术涉及集成爆轰实验测试系统
，具体涉及一种爆轰实验电测动态自检测试系统及其测试方法。

技术介绍

[0002]在大型爆轰集成试验中，常用电探针的时间信号来分辨物理变化过程，一个试验装置中常常有大量电探针监测的信号，为了保证电探针每个探针回路正常，通常采取每个通道用手刮信号的方式来确定回路是否正常，通常这样一次手动检查回路需要大量的人力及时间来完成此项工作，一般一个大型试验需要二到三次的手动检查，同时也给整个实验周期增加了时间。
[0003]在大型试验中，总控系统常常都会多次对各个分系统进行全面考核，但电测电探针信号是需要物理装置爆炸撞击使探针两端短路才会有信号，所以每次联试是只能对示波器组的触发进行考核，不能对电探针回路进行考核，假如某一路信号有故障基本不能找到问题。
[0004]试验流程的简化提升效率，传统试验会在正式试验之前增加一次模拟装置动态考核来考核所有系统是否正常，引入了这次模拟试验装置也会给时间进度、人力财力上面增加了很多消耗，现在流程优化之后取消了动态模拟装置的考核，没有动态考核的机会还要求每个通道的成功率，电探针系统压力较大。

技术实现思路

[0005]针对上诉三个方面的情况，为了能充分对电探针系统的考核，减少操作流程缩短整个实验时间，为保证大规模电信号回路的可靠性，本专利技术提供一种爆轰实验电测动态自检测试系统及其测试方法，只需要一个触发给设备即可完成电探针放电过程并能在示波器上呈现放电数据，同时可以完成真正的全系统考核联系效果，待完成最终联试之后再取下直接连接正式装置，减少了实验操作人员在外花大把时间对每个通道进行一个个测试，大大提高自检效率。
[0006]本专利技术通过下述技术方案实现：
[0007]一种爆轰实验电测动态自检测试系统，包括触发模块、信号延时电路、若干个开关导通电路；
[0008]所述触发模块用于提供触发信号给所述信号延时电路，同时，所述触发信号通过同步输出模块同步进行输出；
[0009]所述信号延时电路设有多个输出通道，且每个输出通道的触发时间依次顺延延时若干纳秒，每个所述通道通过对应的所述开关导通电路将触发线号输出给电探针电路。
[0010]作为优化，所述触发模块包括手动触发子模块、光触发子模块和电触发子模块。
[0011]作为优化，所述手动触发子模块包括MAX6817芯片及所述MAX6817芯片的外围电路，所述MAX6817芯片的输出端与所述信号延时电路的输入端连接。
[0012]作为优化，所述信号延时电路包括多个串联的延时芯片及所述延时芯片的外围电路，沿触发信号的传输方向上的位于首位的所述延时芯片的输入端与所述触发模块的输出端连接，位于末位的所述延时芯片的末置位的输出端通过通道将触发信号传输给开关导通电路；且前一个所述延时芯片的末置位输出端与后一个所述延时芯片的输入端连接，所述延时芯片上非末置位的输出端通过通道将触发信号传输给开关导通电路。
[0013]作为优化，所述延时芯片采用DS1005芯片。
[0014]作为优化，所述开关导通电路包括三极管、变压器、mos开关以及BNC接头，所述三极管的基极与所述信号延时电路的输出端连接，所述三极管的发射极接地，所述三极管的集电极与所述变压器的其中一个初级端连接，所述变压器的另一个初级端接电源；所述mos开关的栅极和漏极分别与所述变压器的两个次级端连接，所述mos开关的源极和漏极还分别与所述BNC接头连接。
[0015]作为优化，所述mos开关采用N MOSFET开关。
[0016]作为优化，所述三极管采用NPN型三极管。
[0017]作为优化，还包括适配器和同步输出模块，所述适配器的输入端与所述信号延时电路的多个输出通道通过所述同步输出模块连接，所述适配器的输出端与示波器连接，用以显示模拟触发电探针的触发信号。
[0018]本专利技术还公开了一种基于爆轰实验电测动态自检测试系统的测试方法，包括如下步骤：
[0019]步骤1、通过所述触发模块给信号延迟电路一个触发信号；
[0020]步骤2、所述信号延迟电路的多个输出通道依次顺延延时若干纳秒输出触发信号给对应的开关导通电路；
[0021]步骤3、所述开关导通电路将触发信号传输给对应的电探针电路，以模拟触发电探针电路。
[0022]本专利技术与现有技术相比，具有如下的优点和有益效果：
[0023]本专利技术实现了多路电探针分时放电，各个通道间延时若干纳秒递增，可在示波器上很快检查各个输出通道的状态，真正实现了全系统联试检查目的，只需要系统搭建的时候连接一次，可多次对系统电探针系统进行考核，可大大提高测试系统运行的工作效率。
附图说明
[0024]为了更清楚地说明本专利技术示例性实施方式的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。在附图中：
[0025]图1为本专利技术所述的一种爆轰实验电测动态自检测试系统的系统框架图；
[0026]图2为图1中手动触发子模块、信号延时电路的电路图；
[0027]图3为开关导通电路的电路图；
[0028]图4为适配器的电路图；
[0029]图5为示波器演示通过本专利技术所述的一种爆轰实验电测动态自检测试系统模拟触发电探针的信号图。
具体实施方式
[0030]为使本专利技术的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本专利技术作进一步的详细说明，本专利技术的示意性实施方式及其说明仅用于解释本专利技术，并不作为对本专利技术的限定。
[0031]实施例1
[0032]如图1
‑
5所示，一种爆轰实验电测动态自检测试系统，包括触发模块、信号延时电路、若干个开关导通电路；
[0033]所述触发模块用于提供触发信号给所述信号延时电路，同时，所述触发信号通过同步输出模块同步进行输出；本实施例中，所述触发模块包括手动触发子模块、光触发子模块和电触发子模块。所述手动触发子模块包括MAX6817芯片及所述MAX6817芯片的外围电路，所述MAX6817芯片的输出端与所述信号延时电路的输入端连接。如图2所示，手动触发子模块的外围电路包括电阻R14、电容C4。而电探针电路、光触发子模块和电触发子模块均为现有技术，本领域技术人员能够依据现有知识得到，这里就不再赘述了。
[0034]所述信号延时电路设有多个输出通道，且每个输出通道的触发时间依次顺延延时若干纳秒，每个所述通道通过对应的所述开关导通电路将触发线号输出给电探针电路。这里的顺延延时指的是，每个输出通道的延时时间依次递增，例如，通道1的延时时间为100ns，通道2的延时时间为200ns，通道3的延时时间为300ns
······
[0035]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种爆轰实验电测动态自检测试系统，其特征在于，包括触发模块、信号延时电路、若干个开关导通电路；所述触发模块用于提供触发信号给所述信号延时电路；所述信号延时电路设有多个输出通道，且每个输出通道的触发时间依次顺延延时若干纳秒，每个所述通道通过对应的所述开关导通电路将触发线号输出给电探针电路。2.根据权利要求1所述的一种爆轰实验电测动态自检测试系统，其特征在于，所述触发模块包括手动触发子模块、光触发子模块和电触发子模块。3.根据权利要求1所述的一种爆轰实验电测动态自检测试系统，其特征在于，所述手动触发子模块包括MAX6817芯片及所述MAX6817芯片的外围电路，所述MAX6817芯片的输出端与所述信号延时电路的输入端连接。4.根据权利要求1所述的一种爆轰实验电测动态自检测试系统，其特征在于，所述信号延时电路包括多个串联的延时芯片及所述延时芯片的外围电路，沿触发信号的传输方向上的位于首位的所述延时芯片的输入端与所述触发模块的输出端连接，位于末位的所述延时芯片的末置位的输出端通过通道将触发信号传输给开关导通电路；且前一个所述延时芯片的末置位输出端与后一个所述延时芯片的输入端连接，所述延时芯片上非末置位的输出端通过通道将触发信号传输给开关导通电路。5.根据权利要求4所述的一种爆轰实验电测动态自检测试系统，其特征在于，所述延时芯片采用DS1005芯片。6.根据权利要求1所述的一种爆...

【专利技术属性】
技术研发人员：张信，文雪峰，李波，杨振伟，蒲国红，
申请(专利权)人：中国工程物理研究院流体物理研究所，
类型：发明
国别省市：