数据驱动集成电路及防短路方法、电路板、显示模组技术

本申请提供了一种数据驱动集成电路及防短路方法、电路板、显示模组和显示装置。数据驱动集成电路包括：输出缓冲器，输出缓冲器包括多路转换电路、电荷分享电路和逻辑电路，多路转换电路包括第一输出开关组和第二输出开关组，电荷分享电路包括电荷分享开关；第一输出开关组连接逻辑电路的第一输出端，在第一信号的控制下导通或断开；第二输出开关组连接逻辑电路的第二输出端，在第二信号的控制下导通或断开；电荷分享开关连接逻辑电路的第三输出端，在第三信号的控制下导通或断开；逻辑电路控制第一信号、第二信号和第三信号同一时段仅有一个为工作电平，以使得电荷分享开关、第一输出开关组、第二输出开关组在同一时段至多有一个打开。一个打开。一个打开。

【技术实现步骤摘要】
数据驱动集成电路及防短路方法、电路板、显示模组


[0001]本申请涉及半导体
，具体而言，本申请涉及一种数据驱动集成电路及防短路方法、电路板、显示模组和显示装置。

技术介绍

[0002]时序控制器(Timing Controller，TCON)把从外部接收的数据信号、控制信号以及时钟转换信号转换成适合于数据驱动集成电路(Source Driver IC，SDIC)的数据信号、控制信号、时钟信号，实现显示面板的图像显示。TCON与SDIC之间的信号传输对应有不同的信号接口技术，CEDS(Clock Embedded Differential Signal，时钟嵌入差分信号)接口技术因具有更稳定的时钟恢复方案和更高的传输效率脱颖而出。
[0003]现有技术大尺寸的液晶显示(LCD，Liquid Crystal Display)技术中，时序控制集成电路(TCON IC)和SDIC在显示中相互配合但是相对独立的单元模块，若模组厂出货的产品(Open Cell)不包含TCON板，终端客户在TCON
‑
LESS(无TCON板本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据驱动集成电路，采用时钟嵌入差分信号接口，包括输出缓冲器，所述输出缓冲器包括多路转换电路和电荷分享电路，其特征在于，所述输出缓冲器还包括逻辑电路，所述多路转换电路包括第一输出开关组和第二输出开关组，所述电荷分享电路包括电荷分享开关；所述第一输出开关组连接所述逻辑电路的第一输出端，用于在所述第一输出端输出的第一信号的控制下导通或断开；所述第二输出开关组连接所述逻辑电路的第二输出端，用于在所述第二输出端输出的第二信号的控制下导通或断开；所述电荷分享开关连接所述逻辑电路的第三输出端，用于在所述第三输出端输出的第三信号的控制下导通或断开；所述逻辑电路，用于控制所述第一信号、所述第二信号和所述第三信号同一时段仅有一个为工作电平，以使得所述电荷分享开关、所述第一输出开关组、所述第二输出开关组在同一时段至多有一个打开。2.如权利要求1所述数据驱动集成电路，其特征在于，所述逻辑电路包括第一子逻辑电路、第二子逻辑电路和第三子逻辑电路；所述第一子逻辑电路分别连接源输出使能信号端和极性控制信号端，并根据源输出使能信号和极性控制信号输出所述第一信号；所述第二子逻辑电路分别连接所述源输出使能信号端和所述极性控制信号端，并根据所述源输出使能信号和所述极性控制信号输出所述第二信号；所述第三子逻辑电路分别连接所述源输出使能信号端和电荷分享模式选择信号端，并根据所述源输出使能信号和电荷分享模式选择信号输出所述第三信号。3.如权利要求2所述数据驱动集成电路，其特征在于，所述第一子逻辑电路包括第一非门、第二非门、第三非门和第一与非门；所述第一与非门的第一输入端通过所述第一非门与所述源输出使能信号端连接，第二输入端通过所述第二非门与所述极性控制信号端连接，输出端与所述第三非门的输入端连接，所述第三非门的输出端与所述第一输出端连接。4.如权利要求2所述数据驱动集成电路，其特征在于，所述第二子逻辑电路包括第四非门、第五非门和第二与非门；所述第二与非门的第一输入端通过所述第四非门与所述源输出使能信号端连接，第二输入端与所述极性控制信号端连接，输出端与所述第五非门的输入端连接，所述第五非门的输出端与所述第二输出端连接。5.如权利要求2所述数据驱动集成电路，其特征在于，所述第三子逻辑电路包括第六非门、第七非门和第三与非门；所述第三与非门的第一输入端与所述源输出使能信号端连接，第二输入端通过所述第六非门与所述电荷分享模式选择信号端连接，输出端与所述第七非门的输入端连接，所述第七非门的输出端与所述第三输出端连接。6.如权利要求1
‑

【专利技术属性】
技术研发人员：王剑，
申请(专利权)人：合肥奕斯伟集成电路有限公司，
类型：发明
国别省市：