一种数据处理电路、系统及数据处理方法技术方案

本申请提供一种数据处理电路、系统及数据处理方法，该数据处理电路包括：用于输入待处理数据的待处理数据输入端、用于输出处理后的数据的数据输出端、用于输入控制信号的控制信号输入端以及串联连接的X级移位阵列，第0级移位阵列的输入端与待处理数据输入端连接，第(X

【技术实现步骤摘要】
一种数据处理电路、系统及数据处理方法


[0001]本申请涉及数据处理
，具体涉及一种数据处理电路、系统及数据处理方法。

技术介绍

[0002] 在网络芯片的报文数据处理中，经常有删除部分报文域段并把有效数据按照顺序摆放的处理。一般情况下，都采用多路选择器（Mux）来实现，直接选择所需要的数据进行输出。如图1所述，从8bit的输入数据中删除Bit2，Bit4，Bit5，最终生成有效数据Bit0，Bit1，Bit3，Bit6，Bit7。其中，图1中，Sel Input 为处理行为的指示信号输入，为0表示删除该Bit，为1表示保留该Bit；Data Input表示待处理的数据，Data Output表示处理完成的输出数据，Mux为多路选择器，通过选择端输入对应的编号，选择对应的输入信号输出。采用图1中的方式实现，绕线复杂，很容易成为电路实现的拥塞点，例如，上述的8bit 数据处理中，每一个输入bit 都和每一个输出bit 通过多路选择器（Mux）直接相连，数据线之间的交叉严重，此外需要的Mux资源比较多，例如，进行8bit的数据处理，一共需要8个Mux 8to 1。采用2分法转换成等效的Mux 2 to 1，需要8*（4+2+1）=56个Mux 2 to 1。

技术实现思路

[0003]针对现有技术中的问题，本申请提供一种数据处理电路、系统及数据处理方法，以解决现有技术中实现数据位处理绕线复杂导致的拥塞以及需要的MUX资源多等问题。
[0004]为了解决上述问题，本申请提供以下技术方案：本专利技术第一方面提供一种数据处理电路，所述数据处理电路用于对输入其中的待处理数据进行数据删除处理，所述数据处理电路包括待处理数据输入端、数据输出端、控制信号输入端以及X级移位阵列，所述待处理数据输入端用于输入所述待处理数据，所述数据输出端用于输出处理后的数据，所述控制信号输入端用于输入控制信号；所述X级移位阵列串联连接，其中第0级移位阵列的输入端与所述待处理数据输入端连接，第(X
‑
1)级移位阵列的输出端与所述数据处理电路的数据输出端连接，第h级移位阵列用于根据输入其中的控制信号对输入其中的数据实现移位2
h
位和/或保留位置不变，其中h大于等于0且小于X，且h为整数。
[0005]优选地，所述移位阵列包括选择单元和赋值单元，其中，所述选择单元用于根据输入其中的控制信号对输入其中的数据进行处理获得处理后的数据，并将所述处理后的数据输出至下一级移位阵列的数据输入端；所述赋值单元用于将输入其中的数据输出给所述下一级移位阵列的数据输入端。
[0006]优选地，第h级所述移位阵列包括个赋值单元和个选择单元，
其中，width为所述数据处理电路能实现的最大移位位数。
[0007]优选地，所述选择单元包括第一数据输入端、第二数据输入端、控制信号输入端和数据输出端，所述赋值单元包括一数据输入端和一数据输出端，若第h级移位阵列的第k个输出端记为，k=0、1、2、3、4、
…
、width
‑
1，第h级移位阵列的第m个选择单元的第一数据输入端记为，其中m=0、1、2、
…
、 ，第h级移位阵列的第m个选择单元的第二数据输入端记为，第h级移位阵列的第m个选择单元的数据输出端记为，第h级移位阵列的第n个赋值单元的数据输入端记为 ，其中，n=0、1、2、
…
、，第h级移位阵列的第n个赋值单元的数据输出端记为
ꢀꢀ
，所述数据处理电路的第个数据输出端记为 ，其中=0、1、2、3、
…
、width
‑
1，若待处理数据输入端的第f个输入端表示为，f=0、1、2、3、
…
、width
‑
1，则， 端与端连接，端与端连接，端与端连接，端与端连接，端与端连接，所述第h级移位阵列的第m个选择单元的控制信号输入端与所述数据处理电路的控制信号输入端连接，端与端连接， 端与端连接，端与端连接，端与端连接，其中，为所述第h级移位阵列的第m个输出端， 为所述第h级移位阵列的第个输出端，为第(h
‑
1)级移位阵列的第个输出端，为第(h
‑
1)级移位阵列中的第个输出端，为所述数据处理电路的第m个数据输出端，为所述待处理数据输入端的第m个输入端，端为第0级移位阵列的第0个赋值单元的输入端。
[0008]优选地，所述选择单元为二选一数据选择器。
[0009]本专利技术第二方面提供一种采用前述的数据处理电路进行数据处理的方法，所述方法包括如下步骤：获取待处理数据和处理行为指示信号，所述处理行为指示信号表示对所述待处理
数据进行数据删除；根据所述待处理数据和所述处理行为指示信号生成移位阵列控制信号，并将所述待处理数据输入所述数据处理电路的待处理数据输入端以及将所述移位阵列控制信号输入所述数据处理电路的控制信号输入端；所述数据处理电路根据所述移位阵列控制信号对所述待处理数据进行处理，输出处理后的数据。
[0010]优选地，所述待处理数据至少包括width个数据单元，所述根据所述待处理数据和所述处理行为指示信号生成移位阵列控制信号具体包括：选定一处理顺序，按照选定的处理顺序确定所述待处理数据中的每一数据单元之前需要删除的数据单元的个数，其中所述处理顺序指从所述待处理数据的高位到低位的顺序或者从所述待处理数据的低位到高位的顺序；将所述需要删除的数据单元的个数表示为X位的二进制数，并根据所述选定的处理顺序中所述数据单元的相对顺序，确定width个所述二进制数的相对位置关系，将所述width个二进制数中处于同一位的数字按照所述width个二进制数的相对关系形成一列数据，得到X列数据，其中，表示第r列数据中的第s个数据，r=0、1、2、
…
、X
‑
1，s=0、1、2、
…
、width
‑
1；根据所述第r列数据生成所述数据处理电路中的第r级移位阵列的移位阵列控制信号。
[0011]优选地，所述根据所述第r列数据生成所述数据处理电路中的第r级移位阵列的控制信号具体包括：从所述第r列数据中选择个数据，若选择的数据中的第u个数据记为，则，其中，u=0、1、2、
…
、，为第r级移位阵列中的选择单元的个数，为第r列数据中的第个数据；将确定为所述数据处理电路中的第r级移位阵列中的第u个选择单元的控制信号。
[0012]优选地，所述将所述待处理数据输入所述数据处理电路的待处理数据输入端具体包括：按照所述选定的处理顺序，将相邻两组数据单元确定为待输入数据组，若第q组待输入数据组记为，其中，为所述待处理数据按照所述选定的处理顺序的第q个数据单元，为所述待处理数据按照所述选定的处理顺序的第(q+1)个数据单元，将所述输入第 0级移位阵列的第q个选择单元的第一输入端，将所述输入所述第0级移位阵列的第q个选择单元的第二输入端，q=0、1、2、
…<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据处理电路，其特征在于，所述数据处理电路用于对输入其中的待处理数据进行数据删除处理，所述数据处理电路包括待处理数据输入端、数据输出端、控制信号输入端以及X级移位阵列，所述待处理数据输入端用于输入所述待处理数据，所述数据输出端用于输出处理后的数据，所述控制信号输入端用于输入控制信号；所述X级移位阵列串联连接，其中第0级移位阵列的输入端与所述待处理数据输入端连接，第(X
‑
1)级移位阵列的输出端与所述数据处理电路的数据输出端连接，第h级移位阵列用于根据输入其中的控制信号对输入其中的数据实现移位2
h
位和/或保留位置不变，其中h大于等于0且小于X，且h为整数。2.根据权利要求1所述的数据处理电路，其特征在于，所述移位阵列包括选择单元和赋值单元，其中，所述选择单元用于根据输入其中的控制信号对输入其中的数据进行处理获得处理后的数据，并将所述处理后的数据输出至下一级移位阵列的数据输入端；所述赋值单元用于将输入其中的数据输出给所述下一级移位阵列的数据输入端。3.根据权利要求2所述的数据处理电路，其特征在于：第h级所述移位阵列包括个赋值单元和个选择单元，其中，个选择单元，其中，个选择单元，其中，其中，width为所述数据处理电路能实现的最大移位位数。4.根据权利要求3所述的数据处理电路，其特征在于：所述选择单元包括第一数据输入端、第二数据输入端、控制信号输入端和数据输出端，所述赋值单元包括一数据输入端和一数据输出端，若第h级移位阵列的第k个输出端记为，k=0、1、2、3、4、
…
、width
‑
1，第h级移位阵列的第m个选择单元的第一数据输入端记为 ，其中m=0、1、2、
…
、 ，第h级移位阵列的第m个选择单元的第二数据输入端记为，第h级移位阵列的第m个选择单元的数据输出端记为，第h级移位阵列的第n个赋值单元的数据输入端记为 ，其中，n=0、1、2、
…
、，第h级移位阵列的第n个赋值单元的数据输出端记为
ꢀꢀ
，所述数据处理电路的第个数据输出端记为 ，其中=0、1、2、3、
…
、width
‑
1，若待处理数据输入端的第f个输入端表示为，f=0、1、2、3、
…
、width
‑
1，则，
ꢀ
端与端连接，端与端连接，端与端连接，端与端连接，端与端连接，所述第h级移位阵列的第m个选择单元的控制信号输入端与所述数据处理电路的控制信号输入端连接，端与端连接， 端与端连接，端与端连接，端与端连接，其中，为所述第h级移位阵列的第m个输出端， 为所述第h级移位阵列的第个输出端，为第(h
‑
1)级移位阵列的第个输出端，为第(h
‑
1)级移位阵列中的第个输出端，为所述数据处理电路的第m个数据输出端，为所述待处理数据输入端的第m个输入端，端为第0级移位阵列的第0个赋值单元的输入端。5.根据权利要求4所述的数据处理电路，其特征在于，所述选择单元为二选一数据选择器。6.一种采用如权利要求1
‑
5任一项所述的数据处理电路进行数据处理的方法，其特征在于，所述方法包括如下步骤：获取待处理数据和处理行为指示信号，所述处理行为指示信号表示对所述待处理数据进行数据删除；根据所述待处理数据和所述处理行为指示信号生成移位阵列控制信...

【专利技术属性】
技术研发人员：李贤，
申请(专利权)人：深圳云豹智能有限公司，
类型：发明
国别省市：