降压电路及放大器制造技术

本发明专利技术公开了一种降压电路及放大器，降压电路包括：开关管、电压电路以及控制电路。开关管连接地电压和输出端；电压电路接收零温度系数电流，同时提供一比较电压；控制电路连接于地电压与电压电路之间且同时与开关管连接；当地电压小于比较电压时，输出端输出比较电压，当地电压大于比较电压时，控制电路通过控制端控制开关管关断，输出端输出地电压。根据本发明专利技术实施方式的降压电路，通过比较电压和地电压的比较，在不低于地电压的情况下，输出端输出比较电压和地电压中高的电压，比较电压主要受零温度系数电压影响，从而能够避免受到工艺的影响，实现了精准降压，提高了精度。提高了精度。提高了精度。

【技术实现步骤摘要】
降压电路及放大器


[0001]本专利技术是关于集成电路领域，特别是关于一种降压电路及放大器。

技术介绍

[0002]降压电路是放大器中常用的电路结构之一。现有的降压电路结构复杂，成本高，同时降压大小容易受工艺影响，从而对整个电路降压的精度带来不确定性。
[0003]公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

[0004]本专利技术的目的在于提供一种降压电路及放大器，其降压精度不受工艺影响。
[0005]为实现上述目的，本专利技术的实施例提供了一种降压电路，包括：开关管、电压电路以及控制电路。
[0006]开关管连接地电压VSS和输出端VOUT；电压电路接收零温度系数电流，同时提供一比较电压VB；控制电路连接于所述地电压VSS与电压电路之间且同时与开关管连接；当地电压VSS小于比较电压VB时，所述输出端VOUT输出比较电压VB，当地电压VSS大于比较电压VB时，所述控制电路通过控制端VGN控制开关管关断，所述输出端VOUT输出地电压VSS。
[0007]在本专利技术的一个或多个实施方式中，所述开关管为NMOS管MN，所述NMOS管MN的源极连接地电压VSS，所述NMOS管MN的栅极连接控制端VGN，所述NMOS管MN的漏极连接输出端VOUT。
[0008]在本专利技术的一个或多个实施方式中，所述电压电路包括NMOS管M3、NMOS管M4和电阻R1，所述NMOS管M3的源极连接电阻R1的一端且同时接收零温度系数电流，所述电阻R1的另一端连接NMOS管M4的源极，所述NMOS管M3的栅极连接输出端VOUT，所述NMOS管M4的栅极连接输入端VIN。
[0009]在本专利技术的一个或多个实施方式中，所述比较电压VB＝VIN
‑
IM4*R1，其中，VIN为输入端VIN输入的电压，IM4为流过电阻R1的零温度系数电流。
[0010]在本专利技术的一个或多个实施方式中，所述控制电路包括电流镜、电流源I1、PMOS管M5和PMOS管M6，所述电流镜与地电压VSS和电压电路连接，所述PMOS管M5的漏极连接栅极以及电流源I1的一端和电流镜，所述PMOS管M5的源极连接电流源I1的另一端并连接电源电压VDD，所述PMOS管M6的栅极连接PMOS管M5的栅极，所述PMOS管M6的源极连接电源电压VDD，所述PMOS管M6的漏极连接控制端VGN。
[0011]在本专利技术的一个或多个实施方式中，所述电流镜包括NMOS管M1和NMOS管M2，所述NMOS管M1的源极连接NMOS管M2的源极并连接地电压VSS，所述NMOS管M1的栅极连接NMOS管M2的栅极，所述NMOS管M1的漏极连接PMOS管M5的漏极，所述NMOS管M2的漏极连接电压电路。
[0012]在本专利技术的一个或多个实施方式中，所述降压电路还包括产生零温度系数电流的零温度系数电流电路，所述零温度系数电流电路连接于地电压VSS和控制电路之间。
[0013]在本专利技术的一个或多个实施方式中，所述零温度系数电流电路包括放大器OPA0、NMOS管M0、电阻R0、第一电流镜和第二电流镜，所述放大器OPA0的正极输入端连接基准电压VREF，所述放大器OPA0的负极输入端通过电阻R0接地，所述放大器OPA0的负极输入端与NMOS管M0的源极连接，所述NMOS管M0的栅极连接放大器OPA0的输出端，所述NMOS管M0的漏极连接第一电流镜，所述第一电流镜连接第二电流镜，所述第二电流镜连接地电压VSS和控制电路。
[0014]在本专利技术的一个或多个实施方式中，所述第一电流镜包括PMOS管MS0和PMOS管MS1，所述第二电流镜包括NMOS管MS2和NMOS管MS3，所述PMOS管MS0的漏极和栅极连接且连接NMOS管M0的漏极以及PMOS管MS1的栅极，所述PMOS管MS0的源极连接电源电压VDD，所述PMOS管MS1的源极连接电源电压VDD，所述PMOS管MS1的漏极连接NMOS管MS2的漏极和栅极以及NMOS管MS3的栅极，所述PMOS管MS2的源极接地，所述PMOS管MS3的漏极连接控制电路，所述PMOS管MS3的源极接地。
[0015]本专利技术还提供了一种放大器，包括上述的降压电路。
[0016]与现有技术相比，根据本专利技术实施方式的降压电路及放大器，通过比较电压VB和地电压VSS的比较，在不低于地电压VSS的情况下，输出端VOUT输出比较电压VB和地电压VSS中高的电压，比较电压VB主要受零温度系数电压影响，从而能够避免受到工艺的影响，实现了精准降压，提高了精度。
附图说明
[0017]图1是根据本专利技术一实施方式的一种降压电路的电路原理图；
[0018]图2是根据本专利技术一实施方式的零温度系数电流电路的电路原理图；
[0019]图3是根据本专利技术一实施方式的放大器OPA的系统框图。
具体实施方式
[0020]下面结合附图，对本专利技术的具体实施方式进行详细描述，但应当理解本专利技术的保护范围并不受具体实施方式的限制。
[0021]除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
[0022]实施例1
[0023]如图1所示，降压电路包括：开关管、零温度系数电流电路10、电压电路20以及控制电路30。
[0024]开关管连接地电压VSS和输出端VOUT。零温度系数电流电路10、电压电路20和控制电路30依次连接。零温度系数电流电路10同时与地电压VSS连接。电压电路20同时与放大器OPA的内部电路40连接。电压电路20接收零温度系数电流电路10产生的零温度系数电流，同时提供一比较电压VB。控制电路30用于控制开关管的导通和关断。当地电压VSS小于比较电压VB时，输出端VOUT输出比较电压VB，当地电压VSS大于比较电压VB时，控制电路通过控制端VGN控制开关管关断，输出端VOUT输出地电压VSS，从而保证输出端VOUT输出的电压不小于地电压VSS。
[0025]如图1所示，开关管为NMOS管MN，NMOS管MN的源极连接地电压VSS，NMOS管MN的栅极连接控制端VGN并通过控制端VGN连接放大器OPA的内部电路40，NMOS管MN的漏极连接输出端VOUT。降压电路为放大器OPA的一部分，其中，放大器OPA的内部电路40由多个相连的NMOS管和PMOS管组成，内部电路40用于维持降压电路以及其他电路的运行。
[0026]如图2和图1所示，零温度系数电流电路10包括放大器OPA0、NMOS管M0、电阻R0、第一电流镜和第二电流镜。放大器OPA0的正极输入端连接基准电压VREF，放大器OPA0的负极输入端通过电阻R0接地，放大器OPA0的负极输入端与NMOS管M0的源极连接，NMOS管M0的栅极连接放大器OPA本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降压电路，其特征在于，包括：开关管，连接地电压VSS和输出端VOUT；电压电路，接收零温度系数电流，同时提供一比较电压VB；以及控制电路，连接于所述地电压VSS与电压电路之间且同时与开关管连接；当地电压VSS小于比较电压VB时，所述输出端VOUT输出比较电压VB，当地电压VSS大于比较电压VB时，所述控制电路通过控制端VGN控制开关管关断，所述输出端VOUT输出地电压VSS。2.如权利要求1所述的降压电路，其特征在于，所述开关管为NMOS管MN，所述NMOS管MN的源极连接地电压VSS，所述NMOS管MN的栅极连接控制端VGN，所述NMOS管MN的漏极连接输出端VOUT。3.如权利要求1所述的降压电路，其特征在于，所述电压电路包括NMOS管M3、NMOS管M4和电阻R1，所述NMOS管M3的源极连接电阻R1的一端且同时接收零温度系数电流，所述电阻R1的另一端连接NMOS管M4的源极，所述NMOS管M3的栅极连接输出端VOUT，所述NMOS管M4的栅极连接输入端VIN。4.如权利要求3所述的降压电路，其特征在于，所述比较电压VB＝V
IN
‑
IM4*R1，其中，V
IN
为输入端VIN输入的电压，IM4为流过电阻R1的零温度系数电流。5.如权利要求1所述的降压电路，其特征在于，所述控制电路包括电流镜、电流源I1、PMOS管M5和PMOS管M6，所述电流镜与地电压VSS和电压电路连接，所述PMOS管M5的漏极连接栅极以及电流源I1的一端和电流镜，所述PMOS管M5的源极连接电流源I1的另一端并连接电源电压VDD，所述PMOS管M6的栅极连接PMOS管M5的栅极，所述PMOS管M6的源极连接电源电压VDD，所述PMOS管M6的漏极连接控制端...

【专利技术属性】
技术研发人员：汪鹏，
申请(专利权)人：思瑞浦微电子科技上海有限责任公司，
类型：发明
国别省市：