半导体结构的形成方法技术

一种半导体结构的形成方法，包括：在所述第一栅极、所述若干第二栅极和所述若干第三栅极的侧壁和顶部表面以及衬底上形成第一介质材料层以及位于所述第一介质材料层上的第一侧墙材料层；回刻蚀所述第一侧墙材料层直至暴露出所述第一介质材料层表面，在所述第一开口侧壁以及所述第三栅极侧壁形成第一侧墙；以所述第一侧墙为掩膜，在所述第一开口下方的存储区内形成存储漏区；在形成所述存储漏区后，去除所述第一开口内的所述第一侧墙；去除所述第一开口内的所述第一侧墙后，在所述第一开口侧壁、所述第三栅极侧壁形成第二侧墙，所述第二侧墙的厚度小于所述第一侧墙的厚度，利于层间介质层在第一栅极和第二栅极之间的填充，从而提高器件的性能。提高器件的性能。提高器件的性能。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构的形成方法。

技术介绍

[0002]闪存(Flash Memory)是一种非易失性存储器，在没有电流供应的条件下也能够长久地保持数据，即断电数据也不会丢失。闪存主要分为NOR和NAND两种类型，通常称为NOR Flash和NAND Flash。其中，NOR Flash，也称为编码型快闪记忆体。因为具备可直接执行代码、可靠性强、读取速度快等特性，从而成为闪存技术中主流的非易失性存储器。
[0003]随着集成电路制造技术的不断发展，为了达到更快的运算速度、更大的数据存储量以及更多的功能，集成电路芯片朝向更高的器件密度、更高的集成度方向发展。现有的闪存结构性能有待进一步提高。

技术实现思路

[0004]本专利技术解决的技术问题是提供一种半导体结构的形成方法，以提高形成的半导体结构的性能。
[0005]为解决上述技术问题，本专利技术技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括存储区和外围区；形成所述存储区上的第一栅极和若干第二栅极，以及外围区上的若干第三栅极，所述第一栅极和相邻的第二栅极之间具有第一开口；在所述第一栅极、所述若干第二栅极和所述若干第三栅极的侧壁和顶部表面以及衬底上形成第一介质材料层以及位于所述第一介质材料层上的第一侧墙材料层，所述第一介质材料层的材料和所述第一侧墙材料层的材料不同；回刻蚀所述第一侧墙材料层直至暴露出所述第一介质材料层表面，在所述第一开口侧壁以及所述第三栅极侧壁形成第一侧墙；以所述第一侧墙为掩膜，在所述第一开口下方的存储区内形成存储漏区；在形成所述存储漏区后，去除所述第一开口内的所述第一侧墙；去除所述第一开口内的所述第一侧墙后，在所述第一开口侧壁、所述第三栅极侧壁形成第二侧墙，所述第二侧墙的厚度小于所述第一侧墙的厚度。
[0006]可选的，相邻两个第二栅极之间具有第二开口，所述第二开口下的存储区内具有存储源区。
[0007]可选的，所述存储源区的形成工艺包括自对准源区形成工艺。
[0008]可选的，在所述第一栅极、所述若干第二栅极和所述若干第三栅极的侧壁和顶部表面以及衬底上形成的所述第一介质材料层和所述第一侧墙材料层，使所述第二开口填满。
[0009]可选的，所述第二开口的宽度小于所述第一开口的宽度。
[0010]可选的，形成所述第一介质材料层前，还在所述第一栅极、所述若干第二栅极和所述若干第三栅极的侧壁和顶部表面以及衬底上形成第二介质材料层。
[0011]可选的，沿所述衬底表面法线方向上，所述第一介质材料层和所述第二介质材料层的总厚度具有第一值，所述第一侧墙材料层的厚度具有第二值，所述第一值和所述第二
值的比例范围为1：1至1：3。
[0012]可选的，所述第一介质材料层的材料包括氮化硅；所述第二介质材料层的材料包括氧化硅；所述第一侧墙材料层的材料包括氧化硅；所述第二侧墙的材料包括氧化硅。
[0013]可选的，所述第二介质材料层的形成工艺包括高温热氧化工艺；所述第一侧墙材料层的形成工艺包括炉管正硅酸乙酯工艺；所述第二侧墙的形成工艺包括炉管正硅酸乙酯工艺。
[0014]可选的，所述存储漏区的形成方法还包括：在所述存储区和所述第三栅极表面形成第一掩膜层；以所述第一掩膜层和所述第一侧墙为掩膜，形成所述存储漏区。
[0015]可选的，去除所述第一开口内的所述第一侧墙的方法还包括：形成所述存储漏区后，以所述第一掩膜层为掩膜，刻蚀所述第一侧墙；去除所述第一侧墙后，去除所述第一掩膜层。
[0016]可选的，形成所述第二侧墙后，还包括：在所述存储区、所述第一栅极和所述第二栅极表面形成第二掩膜层；以所述第二掩膜层和所述第二侧墙为掩膜，在所述第三栅极两侧的所述外围区内形成外围源漏层。
[0017]可选的，所述第一侧墙的厚度范围为20nm至40nm，所述第二侧墙的厚度范围为20nm至35nm。
[0018]可选的，所述第一开口的深宽比范围为1：1至4：1。
[0019]可选的，所述第一侧墙材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种；所述第二侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
[0020]可选的，第一开口下的所述存储区内具有浅掺杂离子注入区。
[0021]可选的，所述存储区内具有第一双深阱区、位于所述第一双深阱区上的重掺阱区和位于所述重掺阱区上的调整阈值电压区，所述第一双深阱区的导电类型和所述重掺阱区的导电类型不同。
[0022]与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
[0023]本专利技术技术方案提供的半导体结构的形成方法中，在形成所述存储漏区后，去除所述第一开口内的所述第一侧墙，去除所述第一开口内的所述第一侧墙后，在所述第一开口侧壁、所述第三栅极侧壁形成第二侧墙，所述第二侧墙的厚度小于所述第一侧墙的厚度。存储区以第一侧墙为掩膜形成存储漏区，外围区以所述第二侧墙为掩膜形成外围区的源漏层，在不改变存储区和外围区的沟道长度的前提下，最终形成的结构中，由于去除所述第一开口侧壁的第一侧墙，使存储区第一栅极和相邻的第二栅极之间的开口变大，利于后续层间介质层在第一栅极和第二栅极之间的填充，从而提高器件的性能；另外，所述第一介质材料层作为第一侧墙形成过程中的刻蚀停止层，在去除所述第一开口内的所述第一侧墙过程中，所述第一介质材料层对所述存储区、所述第一栅极和所述第二栅极还起到保护的作用。
[0024]进一步，去除所述第一开口内的所述第一侧墙的工艺过程和形成所述存储漏区的工艺过程，采用同一张第一掩膜层作为掩膜，有助于节省掩膜成本。
[0025]进一步，沿衬底表面法线方向上，所述第一介质材料层和所述第二介质材料层的总厚度具有第一值，所述第一侧墙材料层的厚度具有第二值，所述第一值和所述第二值的比例范围为1：1至1：3，所述第一介质材料层、所述第二介质材料层和所述第一侧墙材料层
的总厚度决定了存储区漏区的位置，在不改变存储区沟道长度的前提下，提高所述第一侧墙材料层的厚度，使得在去除所述第一开口内的第一侧墙后，利于降低层间介质层填充时所述第一栅极和所述第二栅极之间的深宽比，提高层间介质层的填充能力。
附图说明
[0026]图1至图2是一种半导体结构的形成方法各步骤的结构示意图；
[0027]图3至图9是本专利技术实施例中半导体结构的形成方法各步骤的结构示意图。
具体实施方式
[0028]需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
[0029]如
技术介绍
所述，现有的闪存结构性能有待进一步提高。现结合一种半导体结构的形成方法进行说明分析。
[0030]图1至图2是一种半导体结构的形成方法各步骤的结构示意图。
[0031]请参考图1，提供衬底，所述衬底包括本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括存储区和外围区；形成所述存储区上的第一栅极和若干第二栅极，以及外围区上的若干第三栅极，所述第一栅极和相邻的第二栅极之间具有第一开口；在所述第一栅极、所述若干第二栅极和所述若干第三栅极的侧壁和顶部表面以及衬底上形成第一介质材料层以及位于所述第一介质材料层上的第一侧墙材料层，所述第一介质材料层的材料和所述第一侧墙材料层的材料不同；回刻蚀所述第一侧墙材料层直至暴露出所述第一介质材料层表面，在所述第一开口侧壁以及所述第三栅极侧壁形成第一侧墙；以所述第一侧墙为掩膜，在所述第一开口下方的存储区内形成存储漏区；在形成所述存储漏区后，去除所述第一开口内的所述第一侧墙；去除所述第一开口内的所述第一侧墙后，在所述第一开口侧壁、所述第三栅极侧壁形成第二侧墙，所述第二侧墙的厚度小于所述第一侧墙的厚度。2.如权利要求1所述的半导体结构的形成方法，其特征在于，相邻两个第二栅极之间具有第二开口，所述第二开口下的存储区内具有存储源区。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述存储源区的形成工艺包括自对准源区形成工艺。4.如权利要求2所述的半导体结构的形成方法，其特征在于，在所述第一栅极、所述若干第二栅极和所述若干第三栅极的侧壁和顶部表面以及衬底上形成的所述第一介质材料层和所述第一侧墙材料层，使所述第二开口填满。5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第二开口的宽度小于所述第一开口的宽度。6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一介质材料层前，还在所述第一栅极、所述若干第二栅极和所述若干第三栅极的侧壁和顶部表面以及衬底上形成第二介质材料层。7.如权利要求6所述的半导体结构的形成方法，其特征在于，沿所述衬底表面法线方向上，所述第一介质材料层和所述第二介质材料层的总厚度具有第一值，所述第一侧墙材料层的厚度具有第二值，所述第一值和所述第二值的比例范围为1：1至1：3。8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一介质材料层的材料包括氮化硅...

【专利技术属性】
技术研发人员：薛立平，段松汉，齐翔羽，佟宇鑫，顾林，王虎，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：