一种视频字符叠加装置制造方法及图纸

本实用新型专利技术公开了一种视频字符叠加装置，属于视频处理技术领域，包括字符叠加单元、行场信号分离单元、信号同步输出单元和视频信号驱动单元，解决了对视频信号进行快速字符叠加的技术问题，本实用新型专利技术采用比较器构成场行同步信号的分割电路，并采用多路模拟开关实现场行的同步叠加，其电路构成简单，容易实现，且对场行信号的处理速度快。场行信号的处理速度快。场行信号的处理速度快。

【技术实现步骤摘要】
一种视频字符叠加装置


[0001]本技术属于视频处理
，尤其涉及一种视频字符叠加装置。

技术介绍

[0002]目前国内电视监控系统中，大型的多地点监控系统采用矩阵切换设备对多路视频信号源进行管理，而很多场合需要对视频监控画面进行自定义字幕的处理，而目前字符叠加模块在场行同步时的效果不佳，并且对后期的视频信号没有很好的驱动放大出，使其字符的显示效果不佳。

技术实现思路

[0003]本技术的目的是提供一种视频字符叠加装置，解决了对视频信号进行快速字符叠加的技术问题。
[0004]为实现上述目的，本技术采用如下技术方案：一种视频字符叠加装置，包括字符叠加单元、行场信号分离单元、信号同步输出单元和视频信号驱动单元；
[0005]行场信号分离单元的输入端连接外部视频信号、输出端连接字符叠加单元；
[0006]字符叠加单元的输出端连接信号同步输出单元的输入端，字符叠加单元的控制端连接外部控制单元；
[0007]同步输出单元的输出端连接视频信号驱动单元，视频信号驱动单元输出叠加后的视频信号。
[0008]优选的，所述外部控制单元为单片机及其外围电路，所述单片机为ARM控制器。
[0009]优选的，所述行场信号分离单元包括比较器U302A、比较器 U302B、三极管Q301、三极管Q302、电阻R301、电阻R302、电容 C317、电阻R303、电容C301、电阻R304、电阻R305、电容C302、电容C315、电阻R307、电容C303、电阻R306、电阻R309、电阻 R311、电容C304和电阻R310，所述外部视频信号为信号V+，信号 V+通过串联的电容C301和电阻R305连接比较器U302A的正输入端，电阻R303为信号V+输入时的下拉电阻，电容C301和电阻R305的连接节点还通过电阻R304连接地线，比较器U302A的正输入端通过电容C302连接地线；
[0010]比较器U302A的负输入端连接比较器U302B的负输入端，比较器 U302B的正输入端通过电阻R307连接比较器U302A的输出端，电阻 R306为比较器U302A的输出端的上拉电阻，电容C304的一端连接地线、另一端连接比较器U302B的正输入端；
[0011]比较器U302A输出行信号HSYNC，比较器U302B输出场信号 VSYNC；
[0012]三极管Q301的集电极连接正电源、发射极连接电容C301和电阻 R305的连接节点、基极通过电阻R301连接正电源，基极还通过电阻R302连接地线，电容C317的一端连接三极管Q301的集电极、另一端连接地线，三极管Q301的发射极输出同步信号CMP。
[0013]优选的，所述字符叠加单元包括字符叠加器U301及其外围电路，字符叠加器U301的1脚、2脚和3脚分别连接所述外部控制单元；字符叠加器U301的19脚连接所述场信号VSYNC、20脚连接所述行信号HSYNC；
[0014]字符叠加器U301的15脚输出通道控制信号VCBL、15脚输出信号G OSD，信号G OSD通过电阻R314输出信号OSD VD，电阻 R317和电阻R316分别为信号OSD VD的上拉电阻和下拉电阻。
[0015]优选的，所述信号同步输出单元包括多路模拟开关U303，多路模拟开关U303的1脚连接所述控制信号VCBL、2脚和14脚均连接所述同步信号CMP、3脚和13脚均连接信号OSD VD、4脚和12脚为所述同步输出单元的输出端。
[0016]优选的，所述视频信号驱动单元包括电容C311和视频信号驱动器U304及其外围电路，所述同步输出单元的输出端通过电容 C311连接视频信号驱动器U304的1脚，视频信号驱动器U304的 4脚通过电容C313输出所述叠加后的视频信号。
[0017]本技术所述的一种视频字符叠加装置，解决了对视频信号进行快速字符叠加的技术问题，本技术采用比较器构成场行同步信号的分割电路，并采用多路模拟开关实现场行的同步叠加，其电路构成简单，容易实现，且对场行信号的处理速度快。
附图说明
[0018]图1是本技术的行场信号分离单元的电路图；
[0019]图2是本技术的字符叠加单元的电路图；
[0020]图3是本实施例的电瓶转换电路的电路图；
[0021]图4是本技术的信号同步输出单元和视频信号驱动单元的电路图。
具体实施方式
[0022]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0023]由图1
‑
图3所示的一种视频字符叠加装置，解决了对视频信号进行快速字符叠加的技术问题。
[0024]为实现上述目的，本技术采用如下技术方案：一种视频字符叠加装置，包括字符叠加单元、行场信号分离单元、信号同步输出单元和视频信号驱动单元；
[0025]行场信号分离单元的输入端连接外部视频信号、输出端连接字符叠加单元；
[0026]字符叠加单元的输出端连接信号同步输出单元的输入端，字符叠加单元的控制端连接外部控制单元；
[0027]同步输出单元的输出端连接视频信号驱动单元，视频信号驱动单元输出叠加后的视频信号。
[0028]优选的，所述外部控制单元为单片机及其外围电路，所述单片机为ARM控制器。
[0029]优选的，所述行场信号分离单元包括比较器U302A、比较器 U302B、三极管Q301、三极管Q302、电阻R301、电阻R302、电容 C317、电阻R303、电容C301、电阻R304、电阻R305、电容C302、电容 C315、电阻R307、电容C303、电阻R306、电阻R309、电阻R311、电容C304和电阻 R310，所述外部视频信号为信号V+，信号V+通过串联的电容C301 和电阻R305连接比较器U302A的正输入端，电阻R303为信号V+输入时的下拉电阻，电容C301和电阻R305的连接节点
还通过电阻 R304连接地线，比较器U302A的正输入端通过电容C302连接地线；
[0030]比较器U302A的负输入端连接比较器U302B的负输入端，比较器 U302B的正输入端通过电阻R307连接比较器U302A的输出端，电阻 R306为比较器U302A的输出端的上拉电阻，电容C304的一端连接地线、另一端连接比较器U302B的正输入端；
[0031]比较器U302A输出行信号HSYNC，比较器U302B输出场信号 VSYNC；
[0032]三极管Q301的集电极连接正电源、发射极连接电容C301和电阻 R305的连接节点、基极通过电阻R301连接正电源，基极还通过电阻R302连接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种视频字符叠加装置，其特征在于：包括字符叠加单元、行场信号分离单元、信号同步输出单元和视频信号驱动单元；行场信号分离单元的输入端连接外部视频信号、输出端连接字符叠加单元；字符叠加单元的输出端连接信号同步输出单元的输入端，字符叠加单元的控制端连接外部控制单元；同步输出单元的输出端连接视频信号驱动单元，视频信号驱动单元输出叠加后的视频信号。2.如权利要求1所述的一种视频字符叠加装置，其特征在于：所述外部控制单元为单片机及其外围电路，所述单片机为ARM控制器。3.如权利要求1所述的一种视频字符叠加装置，其特征在于：所述行场信号分离单元包括比较器U302A、比较器U302B、三极管Q301、三极管Q302、电阻R301、电阻R302、电容C317、电阻R303、电容C301、电阻R304、电阻R305、电容C302、电容C315、电阻R307、电容C303、电阻R306、电阻R309、电阻R311、电容C304和电阻R310，所述外部视频信号为信号V+，信号V+通过串联的电容C301和电阻R305连接比较器U302A的正输入端，电阻R303为信号V+输入时的下拉电阻，电容C301和电阻R305的连接节点还通过电阻R304连接地线，比较器U302A的正输入端通过电容C302连接地线；比较器U302A的负输入端连接比较器U302B的负输入端，比较器U302B的正输入端通过电阻R307连接比较器U302A的输出端，电阻R306为比较器U302A的输出端的上拉电阻，电容C304的一端连接地线、另一端连接比较器U302B的正输入...

【专利技术属性】
技术研发人员：刘为胜，
申请(专利权)人：常州诚宇智能科技有限公司，
类型：新型
国别省市：