四元量子可逆半加器、全加器、并行全加器和并行加/减器电路制造技术

本发明专利技术提供一种四元可逆半加器电路，该电路将两个四进制数A、B作为输入，相加产生的和S以及和进位C作为输出，由四部分的电路按序依次串联组合和一个四元量子Feyman门实现，其中前一部分的输出作为下一部分的输入。整个四元可逆半加器电路中使用了13个1

【技术实现步骤摘要】
四元量子可逆半加器、全加器、并行全加器和并行加/减器电路


[0001]本专利技术涉及多元量子逻辑领域高性能可逆电路的设计领域，具体地，涉及四元量子可逆半加器、全加器、并行全加器和并行加/减器电路，可应用于量子计算机、算术处理器及复杂电路的设计。

技术介绍

[0002]能量耗散是硬件设计中的一个重要方面。Landauer已经证明，对于逻辑计算中丢失的每一位信息，能量耗散量至少为KTln2焦耳，其中K是玻耳兹曼常数，T是执行计算时的绝对温度。Bennett指出，对于量子电路，要耗散零能量，计算必须是信息无损或可逆的。如果可以从输出向量中具体地检索输入向量并且在输入和输出之间存在一一对应的关系，则门是可逆的。此外，在可逆逻辑设计的综合中，不允许扇出和反馈。量子技术是未来计算系统最有前途的技术之一，量子系统本质上是可逆的。
[0003]在过去的几年里，研究人员关注的一个主要方面是多元量子逻辑，因为这种逻辑比二进制量子逻辑有更多的优点，例如量子密码的安全性更好，量子信息处理更强大，功耗更低和容错性更高。三元和四元量子逻辑都是一种多元量子逻辑。许多文献介绍了基于三元量子逻辑的重要工作。然而，它的局限性在于经典的二元逻辑函数不能很容易地用三元基来表示，所提出的方法只适用于三元逻辑函数。四元量子逻辑是一种很有前途的技术，除了使用四元逻辑函数外，经典的二元逻辑函数是通过将2个量子位组合成四元量子值来表示的。在四元量子逻辑中，一个信息单元称为量子数，四元逻辑值为|0>，|1>，|2>，和|3>。利用离子阱量子技术可以实现四元量子电路。
[0004]加法器是电路系统中产生数的和的装置，常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。若加数和被加数为输入，和数与进位为输出，则为半加器。若加数、被加数与低位的进位数为输入，和数与进位为输出，则为全加器。加法器电路是构成复杂硬件的主要电路之一，是设计其它算术运算电路的基础。
[0005]在设计可逆电路时，有一些重要的指标可以评价可逆电路的性能，定义如下：
[0006]量子代价：量子代价是指一个电路的代价，它是通过构建该电路所需的量子门的数量来计算的。
[0007]硬件复杂度：硬件复杂度是指电路的复杂度，其中ε表示一个四元1
‑
qudit门计算复杂性，γ表示四元2
‑
qudit Muthukrishnan Stroud门计算复杂性。
[0008]恒定输入数：恒定输入数是指分配给常量值(如0、1、2或3)以合成给定逻辑函数的输入数。
[0009]垃圾输出数：垃圾输出数是指在给定逻辑函数的合成中未使用的输出数。
[0010]这些重要参数的最小化使得四元量子可逆逻辑设计具有更高的效率。
[0011]四元量子逻辑
[0012]四元量子逻辑是一种多元量子逻辑。与经典的二元量子逻辑相比，四元量子逻辑
除了可以使用四元逻辑函数外，还可以使用二元逻辑函数，因此其量子信息处理更强大、功耗更低、容错性更高。
[0013]在四元量子系统中，存储信息的单位称为量子数(quantum digit)，可以用0、1、2或3值来表示，这些值由4
×
1向量表示。这些量化矢量中的每一个都按以下方式表示：
[0014][0015]qudit的四种可能状态是：|0>，|1>，|2>或|3>。量子存在于基态的线性叠加中，这种技术称为叠加ψ。在四元量子逻辑中，叠加的符号是ψ＝α|0>+β|1>+γ|2>+δ|3>，也写为向量(α,β,γ,δ)，其中α，β，γ以及δ是复数。状态|0>发生的概率是|α|2、状态|1>是|β|2、状态|2>是|γ|2、状态|3>是|δ|2。这些概率之和是1，|α|2+|β|2+|γ|2+|δ|2＝1。通常，N
‑
qudit系统表示4
N
个不同的计算基态。这些基态可以用|000
…
0>，|000
…
1>，
…
，|333
…
3>来描述。N
‑
qudit系统的所有可能状态均由N qudit的张力产表示。
[0016]1、四元Galois Field逻辑
[0017]四元Galois Field 4(GF4)由一组元素T＝{0，1，2，3}和两个基本的二进制运算组成。这些运算是加法模4和乘法模4，分别用以及
⊙
表示。GF4运算如表1和表2所示。此外，这些运算是交换的和结合的。乘法运算是分配给加法运算的。
[0018]表1 GF4加法运算真值表
[0019][0020]表2 GF4乘法运算的真值表
[0021]⊙
012300000101232023130312
[0022]2、四元1
‑
qudit量子门
[0023]有4！＝24个可能排列的0、1、2和3，由4
×
4个单矩阵表示。下面显示了四元1
‑
qudit单体排转换。
[0024][0025][0026][0027][0028][0029][0030]每一个四元1
‑
qudit单体排列转换都可以使用量子技术构建为一个四元1
‑
qudit门。四元1
‑
qudit门的符号表示如图1所示。门的输入是A，门的输出是P，其中P等于A的Z变换。四元一次门的真值表如表3所示。
[0031]表3四元一次门的真值表
[0032][0033]每个门都有相应的单反门，用于恢复输入信号以便在电路中重用。如果级联中的两个四进制1
‑
qudit门x和y导致到门x的输入信号在门y的输出处被恢复，那么门y被称为门x的逆门。在四元单量子门中，Z(+1)、Z(+2)、Z(+3)、Z(23)、Z(01)、Z(12)、Z(03)、Z(13)和Z(02)是自反门。
[0034]3、四元2
‑
qudit Muthukrishnan
–
Stroud门
[0035]Muthukrishnan和Stroud提出了一系列2
‑
qudit多值门，可以使用量子技术(如液体离子阱)作为基本门来实现。四元2
‑
qudit Muthukrishnan
‑
Stroud(M
‑
S)门的符号表示如图2所示。门的输入是A和B，其中输入A是控制输入，输入B是控制输入。门的输出是P和Q，其中输出P等于A，如果输入A等于3，则输出Q等于B的Z变换。
[0036]4、四元本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种四元可逆半加器电路，其特征在于：该电路将两个四进制数A、B作为输入，相加产生的和S以及和进位C作为输出，包括以下电路：第一部分电路：A、B是电路输入，电路输出进位C为0；第二部分电路：输入A经过2个四元1
‑
qudit门级联+2变换后输出为A；输入B直接输出B；第一恒定输入0和输入A经过1个四元1
‑
qudit门+2变换后级联1个四元2
‑
qudit M
‑
S门+1变换，再和输入B级联2个四元2
‑
qudit M
‑
S门+2变换后，再和输入A经过1个四元2
‑
qudit M
‑
S门+1变换后得到垃圾输出O；输出进位C1由输入A经过1个四元1
‑
qudit门+2变换后和恒定输入0级联1个四元2
‑
qudit M
‑
S门+1变换，再和输入B级联1个四元2
‑
qudit M
‑
S门+2变换后级联1个四元2
‑
qudit M
‑
S门+1变换后得到；第三部分电路：输入A经过2个四元1
‑
qudit门+1变换后级联输出为A；输入B经过2个四元1
‑
qudit门+1变换后级联输出为B；输入A经过1个四元1
‑
qudit门+1变换后和第一恒定输入0级联1个四元2
‑
qudit M
‑
S门+1变换，再和输入B级联1个四元2
‑
qudit M
‑
S门+2变换，再和输入B经过1个四元1
‑
qudit门+1变换后级级联1个四元2
‑
qudit M
‑
S门+2变换，再经过1个四元1
‑
qudit输出+1变换后得到垃圾输出O；输入A经过1个四元1
‑
qudit门+1变换后和第一恒定输入0级联1个四元2
‑
qudit M
‑
S门+1变换，再和输入B级联联1个四元2
‑
qudit M
‑
S门+2变换，再和输入B经过1个四元1
‑
qudit门+1变换后级联1个四元2
‑
qudit M
‑
S门+2变换，再和第二恒定输入0级联1个四元2
‑
qudit M
‑
S门+1变换得到输出进位C2；第四部分电路：输入A直接输出A；输入B经过4个四元1
‑
qudit门分别+1变换、+3变换、+3变换、+1变换后级联输出B；第一恒定输入0和输入A经过1个四元2
‑
qudit M
‑
S门+1变换后再和输入B级联1个四元2
‑
qudit M
‑
S门+2变换，再和输入B经过1个四元1
‑
qudit门+1变换后级联1个四元2
‑
qudit M
‑
S门+2变换，再和输入B经过第2个四元1
‑
qudit门+3变换后级联2个四元2
‑
qudit M
‑
S门+2变换，再和输入B经过第3个四元1
‑
qudit门+3变换后级联1个四元2
‑
qudit M
‑
S门+2变换，再和输入B经过第4个四元1
‑
qudit门+1变换后串联1个四元2
‑
qudit M
‑
S门+2变换，再和输入A串联1个四元2

【专利技术属性】
技术研发人员：汤其妹，
申请(专利权)人：安徽医科大学，
类型：发明
国别省市：