一种阵列基板及显示终端制造技术

本申请提出了一种阵列基板及显示终端；该阵列基板包括衬底、设置在衬底上的遮光层、设置在遮光层上的有源层以及设置在有源层上的连接件，其中，遮光层包括多个间隔设置的遮光部，有源层包括多个间隔设置的有源部，一有源部与一遮光部对应，以及，相邻两个有源部通过桥接件电连接，桥接件的韧性大于有源部的韧性；本申请通过置桥接件连接相邻的两个有源部，且桥接件的韧性大于有源部的韧性，可以使有源层在相邻两个遮光部的之间的爬坡位置保持连续，降低爬坡位置的“有源层”晶化异常或断裂风险，进而避免或降低薄膜晶体管的开态电流大幅降低的可能性，减少暗点等显示不良现象。减少暗点等显示不良现象。减少暗点等显示不良现象。

【技术实现步骤摘要】
一种阵列基板及显示终端


[0001]本申请涉及显示技术的领域，具体涉及一种阵列基板及显示终端。

技术介绍

[0002]为了改善低频显示中薄膜晶体管的关态漏电流问题，通常在一个子像素内设置两个有源层串联的薄膜晶体管以增大沟道区占比，进而提高薄膜晶体管的阻抗值，并设置金属遮光层对多个薄膜晶体管的沟道区进行遮光，以达到减小薄膜晶体管的关态漏电流的目的。
[0003]目前两个串联的薄膜晶体管所对应的金属遮光层一般间隔设置，但是两个串联的薄膜晶体管的有源层在金属遮光层的间隔位置连接时存在爬坡，爬坡位置容易产生晶化异常或有源层断裂，导致薄膜晶体管的开态电流大幅降低，造成暗点等显示不良现象。

技术实现思路

[0004]本申请提供一种阵列基板及显示终端，以改善当前的阵列基板在金属遮光层的间隔位置存在爬坡而导致薄膜晶体管的开态电流大幅降低，造成暗点等显示不良现象的技术问题。
[0005]为解决上述技术问题，本申请提供的技术方案如下：
[0006]本申请提供一种阵列基板，包括：
[0007]衬底；
[0008]遮光层，设置在所述衬底上，所述遮光层包括多个间隔设置的遮光部；
[0009]有源层，设置在所述遮光层上，所述有源层包括多个间隔设置的有源部，一所述有源部与一所述遮光部对应；以及
[0010]桥接件，设置于所述有源层上，相邻两个所述有源部通过所述桥接件电连接，所述桥接件的韧性大于所述有源部的韧性。
[0011]在本申请的阵列基板中，通过所述桥接件连接的相邻两个所述有源部的间距为2微米至5微米。
[0012]在本申请的阵列基板中，所述有源部在对应的所述遮光部上的正投影位于所述遮光部内；
[0013]其中，在所述阵列基板的俯视平面内，所述有源部的边缘与所述遮光部的边缘间距为1微米至3微米。
[0014]在本申请的阵列基板中，在垂直于所述阵列基板的方向上，所述桥接件的厚度大于所述遮光层的厚度。
[0015]在本申请的阵列基板中，所述有源部包括沟道区和位于所述沟道区两侧的第一掺杂区和第二掺杂区，所述桥接件连接相邻两个所述有源部的第一掺杂区和第二掺杂区。
[0016]在本申请的阵列基板中，所述阵列基板还包括设置于所述有源层上的信号线和像素电极层；
[0017]所述有源层至少包括相邻的第一有源部和第二有源部，其中，所述信号线通过过孔与所述第一有源部连接，所述第二有源部通过过孔与所述像素电极层连接。
[0018]在本申请的阵列基板中，所述阵列基板还包括设置于所述第一有源部的第一掺杂区上的第一源漏极部和设置于所述第二有源部的第二掺杂区上的第二源漏极部；
[0019]其中，所述信号线通过过孔与所述第一源漏极部连接，所述桥接件连接所述第一有源部的第二掺杂区和所述第二有源部的第一掺杂区。
[0020]在本申请的阵列基板中，所述阵列基板还包括设置于所述有源层上的栅极层，多个所述有源部的所述沟道区在所述栅极层上的正投影位于所述栅极层内。
[0021]在本申请的阵列基板中，所述阵列基板还包括设置于所述有源层和所述桥接件之间的栅绝缘层，所述桥接件通过过孔与所述有源层连接。
[0022]本申请还提出了一种显示终端，所述显示终端包括终端主体和如上述阵列基板，所述阵列基板和所述终端主体组合为一体。
[0023]有益效果：
[0024]本申请通过设置桥接件连接相邻的两个有源部，使相邻的两个薄膜晶体管的有源部串联，从而可以提高两个串联的薄膜晶体管内的沟道区占比，进而提高阻抗值，减小薄膜晶体管的关态漏电流；而且，本申请中相邻两个所述有源部所对应的遮光部也间隔设置，可解决或改善大块金属层导致静电保护制程不良的问题；此外，本申请中桥接件的韧性大于所述有源部的韧性，从而可以在相邻两个遮光部的之间的爬坡位置保持连续，降低爬坡位置的“有源层”晶化异常或断裂风险，进而避免或降低薄膜晶体管的开态电流大幅降低的可能性，减少暗点等显示不良现象。
附图说明
[0025]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0026]图1是本申请
技术介绍
中有源层与遮光层的平面结构示意图；
[0027]图2是本申请所述阵列基板中的有源层与遮光层的平面结构示意图；
[0028]图3是本申请所述阵列基板沿图2中A
‑
A线的第一种剖视图；
[0029]图4是本申请所述阵列基板沿图2中A
‑
A线的第二种剖视图。
[0030]附图标记说明：
[0031]衬底100、遮光部200、有源部300、第一有源部301、第二有源部302、第一掺杂区310、沟道区320、第二掺杂区330、桥接件400、第一绝缘层510、第二绝缘层520、第三绝缘层530、信号线600、数据线610、扫描线620、像素电极层700、源漏极层800、第一源漏极部810、第二源漏极部820、栅极层900。
具体实施方式
[0032]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于
本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
[0033]低频显示技术因可以较好地提升显示设备的续航能力而成为当前显示技术的开发重点。为了改善低频显示中薄膜晶体管的关态漏电流问题，通常在一个子像素内设置两个有源层串联的薄膜晶体管以增大沟道区占比，进而提高薄膜晶体管的阻抗值，并设置金属遮光层对多个薄膜晶体管的沟道区进行遮光，以达到减小薄膜晶体管的关态漏电流的目的。同时，为了减小金属遮光层与阵列基板上的数据线之间的耦合电容，避免出现低频闪烁问题，目前的做法是将两个或多个子像素所对应的金属遮光层连接在一起，利用相邻两根数据线的极性相反，可有效抵消因耦合电容而引起的闪烁恶化，达到改善低频闪烁的效果。
[0034]但是，将两个或多个子像素所对应的金属遮光层连接起来，如图1所示，相当于增大了金属遮光层的面积，而大块金属层会导致静电保护制程不良的问题。为了解决这个问题，通常还是将每个子像素所对应的金属遮光层间隔设置，且两个串联的薄膜晶体管所对应的金属遮光层也间隔设置，以减小单个金属遮光层的面积进而避免静电保护制程不良的问题。
[0035]但是两个串联的薄膜晶体管的有源层在金属遮光层的间隔位本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底；遮光层，设置在所述衬底上，所述遮光层包括多个间隔设置的遮光部；有源层，设置在所述遮光层上，所述有源层包括多个间隔设置的有源部，一所述有源部与一所述遮光部对应；以及桥接件，设置于所述有源层上，相邻两个所述有源部通过所述桥接件电连接，所述桥接件的韧性大于所述有源部的韧性。2.根据权利要求1所述的阵列基板，其特征在于，通过所述桥接件连接的相邻两个所述有源部的间距为2微米至5微米。3.根据权利要求1所述的阵列基板，其特征在于，所述有源部在对应的所述遮光部上的正投影位于所述遮光部内；其中，在所述阵列基板的俯视平面内，所述有源部的边缘与所述遮光部的边缘间距为1微米至3微米。4.根据权利要求1所述的阵列基板，其特征在于，在垂直于所述阵列基板的方向上，所述桥接件的厚度大于所述遮光层的厚度。5.根据权利要求1所述的阵列基板，其特征在于，所述有源部包括沟道区和位于所述沟道区两侧的第一掺杂区和第二掺杂区，所述桥接件连接相邻两个所述有源部的第一掺杂区和第二掺杂区。6.根据权利要求5所述的阵列基板，...

【专利技术属性】
技术研发人员：张驰，项云，陶健，李亚锋，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：