基于RS编码盲同步的bit位移处理方法和装置制造方法及图纸

本发明专利技术公开了基于RS编码盲同步的bit位移处理方法，包括：以66bit并行数据块接收RS码字；并以66bit并行数据块输出，并获取RS码字伴随式；根据伴随式结果，判断当前输出的bit位置是否存在RS码字正确的起始位置；若不存在，则移位66bit并行数据块的输出位置；若存在，则获取下一个RS码字开头；接收RS码字，进行解码。所述方法提高了在接收到的bit流中找到正确码字开头的速率，提升了计算速度，缩短了计算周期，使解扰与解码效率大大提升。本发明专利技术还公开了基于RS编码盲同步的bit位移处理装置，结构简单，在不同位宽有限域乘法器中方便实现，便于电路集成化。集成化。集成化。

【技术实现步骤摘要】
基于RS编码盲同步的bit位移处理方法和装置


[0001]本专利技术涉及通用公共无线接口(CPRI，Common public radio interface)
，特别是基于RS编码盲同步的bit位移处理方法和装置。

技术介绍

[0002]在CPRI标准中，从接收到的bit流中找到正确码字开头才能完成解扰(descrambler)和解码(decoder)。不同于IEEE标准和OTN标准，CPRI标准不提供同步头(aligement marker/comma word marker)，即没有在特定位置加入已知信息，使CPRI标准中，在解扰和解码前无法利用已知信息完成帧同步，需要依靠Reed
‑
Solomon解码中的信息来确认当前码字是否完成了同步。
[0003]CPRI标准采用(528,514)的Reed
‑
Solomon编码结构，即输入5140bit信息，经过编码得到5280bit码字信息(5280bit为一个RS码字或rs帧)。帧同步是在连续bit流中找到RS码字正确起始位置，然后解码出正确的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于RS编码盲同步的bit位移处理方法，其特征在于，所述方法包括：以66bit并行数据块接收(528,514)RS码字；将接收的(528,514)RS码字，以66bit并行数据块输出，并获取(528,514)RS码字的多项伴随式；根据所述(528,514)RS码字多项伴随式结果，判断当前输出的bit位置是否存在(528,514)RS码字正确的起始位置；若当前输出的bit位置不存在(528,514)RS码字正确的起始位置，则移位66bit并行数据块的输出位置；若当前输出的bit位置存在(528,514)RS码字正确的起始位置，则获取下一个(528,514)RS码字开头；接收(528,514)RS码字，进行解码。2.根据权利要求1所述的基于RS编码盲同步的bit位移处理方法，其特征在于，所述若当前输出的bit位置不存在(528,514)RS码字正确的起始位置，则移位66bit并行数据块的输出位置，包括：前n
‑
1个时钟周期时，输出的66bit并行数据块的起始位置不变；第n个时钟周期时，在输出的66bit并行数据块上位移bit，确定输出66bit并行数据块新的起始位置；从所述新的起始位置开始，截取数据位宽66bit的并行数据块输出。3.根据权利要求2所述的基于RS编码盲同步的bit位移处理方法，其特征在于，所述第n个时钟周期时，在输出的66bit并行数据块上位移bit，确定输出66bit并行数据块新的起始位置，具体为：在上次位移bit的基础上，由接收时由后到先的次序位移s bit，为输出的66bit并行数据块新的起始位置；其中，首次位移bit为：第n个时钟周期时，在输出的66bit并行数据块上，由接收时由后到先的次序位移sbit。4.根据权利要求2所述的基于RS编码盲同步的bit位移处理方法，其特征在于，所述时钟，其数量由接收与输出码字延迟、伴随式计算延迟、判断码字同步延迟及移位延迟共同确定。5.根据权利要求2所述的基于RS编码盲同步的bit位移处理方法，其特征在于，所述前n
‑
1个时钟周期输出66bit并行数据块的总bit数，与第n个时钟周期输出66
‑
sbit之和为z bit，gcd(z,80)＝＝1，其中，gcd为最大公约数。6.根据权利要求3所述的基于RS编码盲同步的bit位移处理方法，其特征在于，所述位移s的取值范围为[1,79]bit。7.根据权利要求1所述的基于RS编码盲同步的bit位移处理方法，其特征在于，所述获取下一个(528,514)RS码字开头具体为：确定下一个(528,5...

【专利技术属性】
技术研发人员：曾智鸣，宣学雷，
申请(专利权)人：深圳市紫光同创电子有限公司，
类型：发明
国别省市：