面向类脑计算芯片的自学习实现系统技术方案

本发明专利技术公开了一种面向类脑计算芯片的自学习实现系统，包括支持神经拟态计算且能针对类脑计算芯片的局部神经元信息进行自学习的多个学习节点，每个学习节点包括：神经拟态计算模块，用于根据输入的前脉冲序列对神经元进行膜电位累加，并判断是否产生脉冲，将产生的后脉冲序列输出到目标学习节点；指令编码学习模块，用于根据参数可配置的公式化学习规则生成数据管理指令和权重更新指令，并分别实现学习信息存储模块中脉冲序列的管理和神经元连接权重的更新；学习信息存储模块，用于采用参数可配置的多阶脉冲滤波器对脉冲序列压缩叠加后进行存储空间共享的存储，还用于根据脉冲类型为压缩后的脉冲序列建立多索引。类型为压缩后的脉冲序列建立多索引。类型为压缩后的脉冲序列建立多索引。

【技术实现步骤摘要】
面向类脑计算芯片的自学习实现系统


[0001]本专利技术属于神经拟态类脑计算
，具体涉及一种面向类脑计算芯片的自学习实现系统。

技术介绍

[0002]随着冯诺依曼体系架构计算机“内存墙”与“功耗墙”效应日趋严重，学术界和工业界都在不断探索新型计算模式。随着生物科学的不断进步特别是脑科学的发展，科学家们发现人脑是一部能效极高的计算机，且具备冯诺依曼计算体系架构不可比拟的特征与优势。因此，构建类脑计算机去模拟大脑神经网络的结构与运行机制，被认为是解决后摩尔时代冯诺依曼架构所面临挑战的重要路径之一。
[0003]目前业界已经推出多款模仿大脑的神经拟态类脑计算芯片（简称向类脑计算芯片），比如IBM的TrueNorth、Intel的Loihi、清华的Tianjic、浙大的Darwin等，但是支持自学习功能的并不多，比较成熟的只有Loihi，也存在不足。
[0004]自学习是神经拟态类脑计算芯片区别于传统人工智能芯片的主要特点之一，目前学习算法还在不断的演进完善中，在神经拟态类脑计算芯片上实现自学还仍存在许多挑战，主要有以下两方面：首先是时间空间信息记录难，类脑计算芯片的学习依赖于突触前信息和突触后信息，即神经元收到的脉冲序列信息和发出的脉冲序列信息。不同于传统神经元网络只有空间维度的信息，脉冲网络的学习还需要考虑时间维度的信息。比如脉冲时间依赖的可塑性(STDP)是一种目前已知的常用的大脑学习模型，其基于突触前后发放脉冲时间相关性进行学习，但STDP学习规则所需信息的时间和空间跨度较大，如果对一定时间窗口内的脉冲序列进行完整的记录，将会占用大量的存储器资源，因此必须有一种机制能够将神经元发出和收到的脉冲序列进行压缩并记录。
[0005]其次是学习规则多样化，目前面向神经拟态类脑计算的学习算法还不够成熟，神经科学家提出了多种新的大脑学习模型或者基于STDP的变种模型，且大脑的学习模型还在不断的演进完善中，新的模型还在涌现。因此需要有一种灵活可变的学习规则实现机制，以适应不同的学习模型。
[0006]此外，由于神经拟态类脑计算高度并行的特点，神经拟态类脑计算芯片往往采用分布式实现，各神经元间的通信难度将会变大。因此需要一种基于局部信息进行学习的方式。

技术实现思路

[0007]鉴于上述，本专利技术的目的是提供一种面向类脑计算芯片的自学习实现系统，在减少存储资源的同时，支持面向类脑计算芯片的在线自学习。
[0008]为实现上述专利技术目的，本专利技术提供的技术方案为：一种面向类脑计算芯片的自学习实现系统，包括支持神经拟态计算且能针对类脑
计算芯片的局部神经元信息进行自学习的多个学习节点，每个学习节点包括：神经拟态计算模块，用于根据输入的前脉冲序列对神经元进行膜电位累加，并判断是否产生脉冲，将产生的后脉冲序列输出到目标学习节点；指令编码学习模块，用于根据参数可配置的公式化学习规则生成数据管理指令和权重更新指令，依据数据管理指令和权重更新指令分别实现学习信息存储模块中脉冲序列的管理和神经元连接权重的更新；学习信息存储模块，用于采用参数可配置的多阶脉冲滤波器对脉冲序列压缩叠加后进行存储空间的共享存储，还用于根据脉冲类型为压缩后的脉冲序列建立多索引；其中，脉冲序列包括前脉冲序列、后脉冲序列、奖励脉冲序列。
[0009]在一个实施例的学习信息存储模块中，采用参数可配置的多阶脉冲滤波器对脉冲序列压缩叠加，包括：基于参数可配置的多阶滤波函数构建多阶脉冲滤波器，每阶滤波函数表示为：，，其中，t表示时刻，i和均表示滤波阶数索引，表示t时刻第i阶滤波处理后的脉冲序列，表示t时刻输入的待滤波脉冲序列，表示第i阶滤波处理时的脉冲强度系数，表示t
‑
1时刻第i
‑
j阶滤波处理后的脉冲序列，表示第i阶滤波处理时 对应的衰减系数，和为可配置参数，N为自然数；利用构建的多阶脉冲滤波器对脉冲序列进行滤波并叠加处理，以得到每阶压缩后脉冲序列。
[0010]在一个实施例的学习信息存储模块中，对压缩后脉冲序列进行存储空间共享的存储，包括：为同阶脉冲滤波器处理后的前脉冲序列、后脉冲序列、奖励脉冲序列在存储空间动态分配存储起始地址，然后将同阶脉冲滤波器处理后的前脉冲序列、后脉冲序列、奖励脉冲序列拼接后按照动态分配的存储起始地址进行存储。
[0011]在一个实施例的学习信息存储模块中，根据脉冲类型为压缩后的脉冲序列建立多索引，包括：针对前脉冲序列，为压缩后的前脉冲序列建立树突编号索引；针对后脉冲序列和奖励脉冲序列，为压缩后的后脉冲序列和压缩后的奖励脉冲序列建立神经元编号索引。
[0012]在一个实施例中，神经拟态计算模块包括：树突单元，用于记录存储神经元与树突的第一连接关系、神经元连接权重，还用于将树突传入的脉冲序列依据第一连接关系和神经元连接权重累积到神经元形成前脉冲序列后，输出前脉冲序列至神经元推理单元；神经元推理单元，用于依据前脉冲序列对神经元是否产脉冲进行推理计算，以得到后脉冲序列；轴突单元，用于记录学习节点之间的第二连接关系、轴突与树突的第三连接关系，还用于依据第二连接关系和第三连接关系，将神经元推理单元计算的后脉冲序列输出至目标学习节点的目标树突。
[0013]在一个实施例的指令编码学习模块中，根据参数可配置的公式化学习规则生成数据管理指令，包括：数据管理指令由包括载入/存储L/S、脉冲类型Class以及滤波阶数Order的公式化学习规则生成，通过采用独热码方式载入配置的L/S、Class以及Order以生成不同数据管理指令；根据数据管理指令实现学习信息存储模块中脉冲序列的管理，包括：依据数据管理指令实现对前脉冲序列、后脉冲序列以及奖励脉冲序列于学习信息存储模块的载入和存储。
[0014]在一个实施例的指令编码学习模块中，根据参数可配置的公式化学习规则生成权重更新指令，包括：权重更新指令由包括脉冲序列变量FCPH、系数CPH以及更新公式Formula的公式化学习规则生成，通过采用独热编码方式载入配置的CPH和FCPH，载入的CPH和FCPH结合到更新公式Formula，以生成不同权重更新指令；根据权重更新指令实现神经元连接权重的更新，包括：根据权重更新指令实现神经元连接权重的更新，并将更新的神经元连接权重传输至神经拟态计算模块的树突单元进行记录存储。
[0015]在一个实施例中，输入的前脉冲序列经过神经拟态计算模块完成一个时间步的神经元正向推导后，启动指令编码学习模块以实现神经元正向推导过程中的脉冲序列的记录和神经元连接权重的更新。
[0016]在一个实施例的指令编码学习模块中，权重参数学习过程中权重更新指令可以被多次调用以实现权重更新参数的累加。
[0017]与现有技术相比，本专利技术具有的有益效果至少包括：学习信息存储模块中，通过参数可配置的多阶脉冲滤波器可以对每时每刻新脉冲序列信息滤波处理并叠加到原始记录的脉冲序列信息中，既可以提高自学习模块的工作效率，又可以大幅度降低存储空间的需求，解决神经拟态类脑计算在线学习所需信息时空跨度大的问题本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种面向类脑计算芯片的自学习实现系统，其特征在于，包括支持神经拟态计算且能针对类脑计算芯片的局部神经元信息进行自学习的多个学习节点，每个学习节点包括：神经拟态计算模块，用于根据输入的前脉冲序列对神经元进行膜电位累加，并判断是否产生脉冲，将产生的后脉冲序列输出到目标学习节点；指令编码学习模块，用于根据参数可配置的公式化学习规则生成数据管理指令和权重更新指令，依据数据管理指令和权重更新指令分别实现学习信息存储模块中脉冲序列的管理和神经元连接权重的更新；学习信息存储模块，用于采用参数可配置的多阶脉冲滤波器对脉冲序列压缩叠加后进行存储空间共享的存储，还用于根据脉冲类型为压缩后的脉冲序列建立多索引；其中，脉冲序列包括前脉冲序列、后脉冲序列、奖励脉冲序列。2.根据权利要求1所述的面向类脑计算芯片的自学习实现系统，其特征在于，所述学习信息存储模块中，采用参数可配置的多阶脉冲滤波器对脉冲序列压缩叠加，包括：基于参数可配置的多阶滤波函数构建多阶脉冲滤波器，每阶滤波函数表示为：，，其中，t表示时刻，i和均表示滤波阶数索引，表示t时刻第i阶滤波处理后的脉冲序列，表示t时刻输入的待滤波脉冲序列，表示第i阶滤波处理时的脉冲强度系数，表示t
‑
1时刻第i
‑
j阶滤波处理后的脉冲序列，表示第i阶滤波处理时对应的衰减系数，和为可配置参数，N为自然数；利用构建的多阶脉冲滤波器对脉冲序列进行滤波并叠加处理，以得到每阶压缩后脉冲序列。3.根据权利要求1所述的面向类脑计算芯片的自学习实现系统，其特征在于，所述学习信息存储模块中，对压缩后脉冲序列进行存储空间共享的存储，包括：为同阶脉冲滤波器处理后的前脉冲序列、后脉冲序列、奖励脉冲序列在存储空间动态分配存储起始地址，然后将同阶脉冲滤波器处理后的前脉冲序列、后脉冲序列、奖励脉冲序列拼接后按照动态分配的存储起始地址进行存储。4.根据权利要求1所述的面向类脑计算芯片的自学习实现系统，其特征在于，所述学习信息存储模块中，根据脉冲类型为压缩后的脉冲序列建立多索引，包括：针对前脉冲序列，为压缩后的前脉冲序列建立树突编号索引；针对后脉冲序列和奖励脉冲序列，为压缩后的后脉冲序列和压缩后的奖励脉冲序列建立神经元编号索引。5.根据权利要求1所述的面向类脑计算芯片的自学习实现系统，其特征在于，...

【专利技术属性】
技术研发人员：马德，李一涛，金孝飞，孙世春，陆启明，潘纲，
申请(专利权)人：浙江大学，
类型：发明
国别省市：