一种RFID信号的解调电路制造技术

本发明专利技术公开了一种RFID信号的解调电路，特点是包括用于设置有电平控制信号输出端的CPU模块、谐振模块、整流模块、电平调节模块、波形合成模块、比较模块和检波模块，谐振模块包括第一电感和第一电容，整流模块包括第一PMOS管、第二PMOS管和第二电容，电平调节模块包括第一NMOS管和第一电阻，波形合成模块包括第三PMOS管和第四PMOS管，比较模块包括第五PMOS管、第二NMOS管、第六PMOS管和第三NMOS管，检波模块包括第七PMOS管、第二电阻和第三电容；优点是整体电路通过降低解调时电感线圈的电压，有效缩小解调宽度，从而使解调后的信号较小，不容易超出协议允许的范围，增加了产品使用时的可靠性，并且降低了在RFID芯片内的CPU上设置参数范围的难度，有效减小工作量。有效减小工作量。有效减小工作量。

【技术实现步骤摘要】
一种RFID信号的解调电路


[0001]本专利技术涉及一种信号解调电路，尤其是一种RFID信号的解调电路。

技术介绍

[0002]RFID电路中，解调过程是应答器与阅读器进行通讯的一个重要部分，解调效果直接影响双方通讯功能能否正常实现，但是目前的应答器在解调过程中，当阅读器端场强停止后，应答器端电感线圈上的调幅信号并不会立刻降为0V，而是一段时间内缓慢降为0V，这样导致解调出的信号宽度比阅读器发送的调制信号宽度大很多，解调后的信号宽度有时候会超出协议的允许范围，一旦设置超出允许范围，将会导致阅读器上每次发送的调制信号存在精度误差，从而使RFID芯片无法适配相应的阅读器，通常通过在RFID芯片内的CPU上增大辨别解调信号的宽度范围来解决这一问题，但是效果仍然不够理想。

技术实现思路

[0003]本专利技术所要解决的技术问题是提供一种解调后的信号较小、使用可靠性较高的RFID信号的解调电路。
[0004]本专利技术解决上述技术问题所采用的技术方案为：一种RFID信号的解调电路，包括用于设置有电平控制信号输出端的CPU模块、谐振模块、整流模块、电平调节模块、波形合成模块、比较模块和检波模块，所述的谐振模块包括第一电感和第一电容，所述的整流模块包括第一PMOS管、第二PMOS管和第二电容，所述的电平调节模块包括第一NMOS管和第一电阻，所述的波形合成模块包括第三PMOS管和第四PMOS管，所述的比较模块包括第五PMOS管、第二NMOS管、第六PMOS管和第三NMOS管，所述的检波模块包括第七PMOS管、第二电阻和第三电容，所述的第一电感的一端、所述的第一电容的一端、所述的第一PMOS管的源极、所述的第一电阻的一端、所述的第四PMOS管的栅极及所述的第三PMOS管的源极连接，所述的第一电感的另一端、所述的第一电容的另一端、所述的第二PMOS管的源极、所述的第一NMOS管的源极、所述的第三PMOS管的栅极及所述的第四PMOS管的源极连接，所述的第一PMOS管的栅极、所述的第一PMOS管的漏极、所述的第二PMOS管的漏极、所述的第二PMOS管的栅极、所述的第二电容的一端连接并形成内部电源端，所述的第二电容的另一端接地，所述的第一电阻的另一端与所述的第一NMOS管的漏极连接，所述的第一NMOS管的栅极与所述的CPU模块的电平控制信号输出端连接，所述的第三PMOS管的漏极、所述的第四PMOS管的漏极、所述的第五PMOS管的栅极及所述的第二NMOS管的栅极连接，所述的内部电源端、所述的第五PMOS管是的源极、所述的第六PMOS管的源极及所述的第七PMOS管的源极连接，第五PMOS管的漏极、所述的第二NMOS管的漏极、所述的第六PMOS管的栅极及所述的第三NMOS管的栅极连接，所述的第六PMOS管的漏极、所述的第三NMOS管的漏极及所述的第七PMOS管的栅极连接，所述的第七PMOS管的漏极、所述的第二电阻的一端及所述的第三电容的一端连接并作为调制信号输出端，所述的第二NMOS管的源极、所述的第三NMOS管的源极、所述的第二电阻的另一端及所述的第三电容的另一端分别接地。
[0005]与现有技术相比，本专利技术的优点在于外部适配的阅读器发送电磁信号至第一电感，穿过第一电感的磁力线通过感应，在第一电感上产生交流电压，第一电感与第一电容构成谐振回路，第一PMOS管和第二PMOS管的作用是将双极性的交流电压变换为单极性的交流电压，再经过第二电容滤波，产生芯片内部电路正常工作所需的直流电压；CPU模块的电平控制信号输出端产生电平控制信号，通过电平控制信号控制第一NMOS管栅极的电平高低，使解调时第一电阻并联进天线两端，改变第一电感两端的电压大小；第三PMOS管和第四PMOS管用于将接收到的半波信号转换成全波信号并发送至比较模块；第五PMOS管、第二NMOS管、第六PMOS管和第三NMOS管构成一个比较器，其作用为将前端信号转换为方波信号；第七PMOS管、第二电阻和第三电容构成一个检波器，其作用为从调幅信号中取出调制信号；通过将对应的RFID阅读器的调幅信号按协议发送至该解调电路，对整体电路进行仿真测试及对取出的调制信号在示波器上进行实际波形显示，结果均表明，整体电路通过降低解调时电感线圈的电压，能够有效实现缩小解调宽度的效果，从而使解调后的信号较小，不容易超出协议允许的范围，增加了产品使用时的可靠性，并且降低了在RFID芯片内的CPU上设置参数范围的难度，有效减小工作量。
附图说明
[0006]图1为本专利技术的电路原理框图；图2为本专利技术的整体电路结构图；图3为测试过程中，电平控制信号端输出的电平信号一直处于低电平时解调信号在示波器上显示的解调结果；图4为测试过程中，电平控制信号端输出的电平信号在第四阶段处于高电平时第一电感的两端在示波器上显示的波形；图5为测试过程中，电平控制信号端输出的电平信号在第四阶段处于高电平时解调信号在示波器上显示的解调结果。
具体实施方式
[0007]以下结合附图实施例对本专利技术作进一步详细描述。
[0008]一种RFID信号的解调电路，包括用于设置有电平控制信号输出端的CPU模块1、谐振模块2、整流模块3、电平调节模块4、波形合成模块5、比较模块6和检波模块7，谐振模块2包括第一电感L1和第一电容C1，整流模块3包括第一PMOS管P1、第二PMOS管P2和第二电容C2，电平调节模块4包括第一NMOS管N1和第一电阻R1，波形合成模块5包括第三PMOS管P3和第四PMOS管P4，比较模块6包括第五PMOS管P5、第二NMOS管N2、第六PMOS管P6和第三NMOS管N3，检波模块7包括第七PMOS管P7、第二电阻R2和第三电容C3，第一电感L1的一端、第一电容C1的一端、第一PMOS管P1的源极、第一电阻R1的一端、第四PMOS管P4的栅极及第三PMOS管P3的源极连接，第一电感L1的另一端、第一电容C1的另一端、第二PMOS管P2的源极、第一NMOS管N1的源极、第三PMOS管P3的栅极及第四PMOS管P4的源极连接，第一PMOS管P1的栅极、第一PMOS管P1的漏极、第二PMOS管P2的漏极、第二PMOS管P2的栅极、第二电容C2的一端连接并形成内部电源端，第二电容C2的另一端接地，第一电阻R1的另一端与第一NMOS管N1的漏极连接，第一NMOS管N1的栅极与CPU模块1的电平控制信号输出端连接，第三PMOS管P3的漏极、第
四PMOS管P4的漏极、第五PMOS管P5的栅极及第二NMOS管N2的栅极连接，内部电源端、第五PMOS管P5是的源极、第六PMOS管P6的源极及第七PMOS管P7的源极连接，第五PMOS管P5的漏极、第二NMOS管N2的漏极、第六PMOS管P6的栅极及第三NMOS管N3的栅极连接，第六PMOS管P6的漏极、第三NMOS管N3的漏极及第七PMOS管P7的栅极连接，第七PMOS管P7的漏极、第二电阻R2的一端及第三电容C3的一端连接并作为调制信号输出端，第二NMOS管N2的源极、第三NMOS管N3的源极、第二电阻R2的另一端及第三电容C3的另一端分别接地。
[000本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种RFID信号的解调电路，其特征在于包括用于设置有电平控制信号输出端的CPU模块、谐振模块、整流模块、电平调节模块、波形合成模块、比较模块和检波模块，所述的谐振模块包括第一电感和第一电容，所述的整流模块包括第一PMOS管、第二PMOS管和第二电容，所述的电平调节模块包括第一NMOS管和第一电阻，所述的波形合成模块包括第三PMOS管和第四PMOS管，所述的比较模块包括第五PMOS管、第二NMOS管、第六PMOS管和第三NMOS管，所述的检波模块包括第七PMOS管、第二电阻和第三电容，所述的第一电感的一端、所述的第一电容的一端、所述的第一PMOS管的源极、所述的第一电阻的一端、所述的第四PMOS管的栅极及所述的第三PMOS管的源极连接，所述的第一电感的另一端、所述的第一电容的另一端、所述的第二PMOS管的源极、所述的第一NMOS管的源极、所述的第三PMOS管的栅极及所述的第四PMOS管的源极连接，所述的第一PMOS管的栅极、所述的第一PMOS管的漏极、所述的第二PM...

【专利技术属性】
技术研发人员：王明宇，仝重秀，
申请(专利权)人：宁波宇喆电子科技有限公司，
类型：发明
国别省市：