双斜坡单沿向下计数模数转换装置及其转换方法制造方法及图纸

本发明专利技术提供一种双斜坡单沿向下计数模数转换装置及其转换方法，其中的装置包括斜坡发生器、比较器、高速时钟、低速时钟、数字逻辑电路、高位计数器、低位计数器和数据处理器；斜坡发生器用于产生斜率相同且方向相反的两个斜坡信号；将图像传感器输出的像素信号和两个斜坡信号输入到比较器的两个输入端，数字逻辑电路根据比较器的输出信号、高速时钟和低速时钟计算得到低速时钟计数脉冲和高速时钟计数脉冲；通过高位计数器对高速时钟计数脉冲进行向下计数；通过低位计数器对低速时钟计数脉冲进行向下计数；数据处理器根据高位计数器和低位计数器的计数值计算得到像素信号电压的量化数值。本发明专利技术可降低斜坡发生器复位时的功耗及计数器的设计复杂度。计数器的设计复杂度。计数器的设计复杂度。

【技术实现步骤摘要】
双斜坡单沿向下计数模数转换装置及其转换方法


[0001]本专利技术涉及模数转换
，特别涉及一种双斜坡单沿向下计数模数转换装置及其转换方法。

技术介绍

[0002]列级模数转换器(ADC，Analog to Digital Converter)结构已广泛应用于现代CMOS图像传感器设计中，斜坡ADC是列级ADC常用的电路结构。对于传统的双斜坡ADC，其斜坡信号如图1所示，在对单个像素进行转换时有两个斜坡信号串行输出，第一个斜坡信号摆幅较小，第二个斜坡信号摆幅比较大，两个斜坡信号的方向一致，且斜率相同。第一个斜坡信号用于转换复位电压，第二个斜坡信号用于复位信号电压。
[0003]传统的双斜坡ADC的理想双斜坡信号与实际双斜坡信号如图2所示，第一个斜坡信号由V1复位到V0所需的稳定时间为T1，第二个斜坡信号从V2复位到V0所需的稳定时间为T2，因此双斜坡ADC复位所需的稳定时间为T1+T2，从而可知，斜坡信号复位时需要的稳定时间较长，在一定程度上增加了双斜坡ADC的转换时间，导致斜坡信号复位时消耗的功耗大。
[0004]传统的双斜坡ADC的单沿计数原理如图3所示，采用单沿双路时钟对相应计数区间进行计数。两路时钟信号频率一高一低，两路时钟信号与总计数区间通过计数控制逻辑单元产生低速计数脉冲和高速计数脉冲。
[0005]计数区间的大部分时间用低速时钟进行计数，只有当比较器翻转时刻与低速时钟的下降沿小于一个低速时钟周期时，才改用高速时钟进行计数。这种计数方式类似于用直尺对长度进行测量读取，首先以厘米为单位进行读取，之后以毫米为单位进行读取。与全采用毫米为单位进行读取没有任何精度上的差别，但是读取速度却可以快很多倍。采用高低两路不同频率的时钟进行计数，不能提升模数转换的速度，但是却可以大幅降低计数器的总计数次数，带来功耗的降低。
[0006]需要计数的计数区间为计数区间1和计数区间2，计数低速时钟脉冲的计数器一直向上计数。由图3可知，在计数区间1，低速时钟脉冲使能的左侧脉冲少计一段。同理，在计数区间2，低速脉冲使能的右侧多计一段，也就是高速时钟脉冲使能对应的波形，因而高速时钟脉冲需先向上计数再向下计数，由此导致计数器需同时具备向上和向下的计数功能，增加了计数器的设计复杂度，同时增加了计数器所占的版图面积。

技术实现思路

[0007]本专利技术旨在克服现有技术存在的缺陷，提出一种双斜坡单沿向下计数模数转换装置及其转换方法，通过斜坡发生器产生斜率绝对值相同、方向相反的两个斜坡信号，减少斜坡信号复位时所需的稳定时间，同时在双斜坡信号的基础上，提供一种采用单沿双时钟且同时只向上计数的计数方式，使计数器只具备向上计数功能，降低计数器的设计复杂度，可极大程度地节约计数器的版图面积。
[0008]本专利技术提供的双斜坡单沿向下计数模数转换装置，包括：斜坡发生器、比较器、高
速时钟、低速时钟、数字逻辑电路、高位计数器、低位计数器和数据处理器；斜坡发生器用于产生斜率绝对值相同且方向相反的第一斜坡信号和第二斜坡信号；将图像传感器输出的像素信号和比较器产生的第一斜坡信号和第二斜坡信号分别作为比较器的两路输入信号，将比较器的输出信号与高速时钟、低速时钟分别送入数字逻辑电路；数字逻辑电路利用低速时钟的下降沿和高速时钟的上升沿分别对第一斜坡信号和第二斜坡信号的局部时间段进行采样得到高位计数使能和低位计数使能，并对高位计数使能与低速时钟进行逻辑与操作得到低速时钟计数脉冲，对低位计数使能与高速时钟进行逻辑与操作得到高速时钟计数脉冲；高位计数器用于对高速时钟计数脉冲进行向下计数，并将计数值传输至数据处理器；低位计数器用于对低速时钟计数脉冲进行向下计数，并将计数值传输至数据处理器；数据处理器用于根据公式a+Nb计算得到像素信号电压的量化数值；其中，a为高位计数器输出的计数值，b为低位计数器输出的计数值，N为高速时钟的频率与低速时钟的频率之比。
[0009]优选地，第一斜坡信号逐渐上升、第二斜坡信号逐渐下降；或者第一斜坡信号逐渐下降、第二斜坡信号逐渐上升。
[0010]优选地，比较器包括第一电流源、第二电流源、第一电压源、第二电压源、第一开关、第二开关和电容；其中，第一电流源的一端接入电源，第一电流源的另一端与第二电流源的一端耦接，第二电流源的另一端接地，第一电压源的一端接地，第一电压源的另一端与第一开关的一端耦接，第一开关的另一端耦接于第一电流源与第二电流源之间，第二电压源的一端接地，第二电压源的另一端与第二开关的一端耦接，第二开关的另一端耦接于第一开关与第二电流源之间，电容的耦接于第一开关与第二开关之间，电容的另一端接地。
[0011]优选地，在t0时刻，闭合第二开关，将第一电流源与第二电流源之间的电压复位为第二电压源的电压；在t1时刻，断开第二开关和第一电流源同时闭合第二电流源，第二电流源对电容进行放电，电容的电压随时间线性减小，形成第一斜坡信号；在t2时刻，闭合第一开关，将第一电流源与第二电流源之间的电压复位为第一电压源的电压；在t3时刻，断开第一开关和第二电流源同时闭合第一电流源，第一电流源对电容进行充电，电容的电压随时间线性增加，形成第二斜坡信号。
[0012]优选地，在t0时刻，闭合第一开关，将第一电流源与第二电流源之间的电压复位为第一电压源的电压；在t1时刻，断开第一开关和第二电流源同时闭合第一电流源，第一电流源对电容进行充电，电容的电压随时间线性增加，形成第一斜坡信号；在t2时刻，闭合第二开关，将第一电流源与第二电流源之间的电压复位为第二电压源的电压；在t3时刻，断开第二开关和第一电流源同时闭合第二电流源，第二电流源对电容进行放电，电容的电压随时间线性减小，形成第二斜坡信号。
[0013]优选地，数字逻辑电路利用低速时钟的下降沿分别对第一斜坡信号和第二斜坡信号的开始时刻到比较器的翻转时刻之间的时间段进行采样得到高位计数使能；数字逻辑电路还利用高速时钟的上升沿分别对第一斜坡信号和第二斜坡信号的开始时刻到比较器的翻转时刻之间的时间段进行采样得到低位计数使能。
[0014]本专利技术提供的双斜坡单沿向下计数模数转换方法，包括如下步骤：
[0015]S1、将斜坡发生器产生的斜率绝对值相同且方向相反的第一斜坡信号和第二斜坡信号输入到比较器的一个输入端，将图像传感器输出的像素信号输入到比较器的另一个输入端；
[0016]S2、将比较器的输出信号与高速时钟、低速时钟分别送入数字逻辑电路，数字逻辑电路利用低速时钟的下降沿和高速时钟的上升沿分别对第一斜坡信号和第二斜坡信号的局部时间段进行采样得到高位计数使能和低位计数使能；
[0017]S3、通过数字逻辑电路对高位计数使能与低速时钟进行逻辑与操作得到低速时钟计数脉冲，对低位计数使能与高速时钟进行逻辑与操作得到高速时钟计数脉冲；
[0018]S4、采用高位计数器对高速时钟计数脉冲进行向上计数，并将计数值传输至数据处理器，采用低位计数器对低速时钟计数脉冲进行向上计数，并将计数值传输至数据处理器；
[0019]S5、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双斜坡单沿向下计数模数转换装置，其特征在于，包括斜坡发生器、比较器、高速时钟、低速时钟、数字逻辑电路、高位计数器、低位计数器和数据处理器；所述斜坡发生器用于产生斜率绝对值相同且方向相反的第一斜坡信号和第二斜坡信号；将图像传感器输出的像素信号和所述比较器产生的第一斜坡信号和第二斜坡信号分别作为所述比较器的两路输入信号，将所述比较器的输出信号与所述高速时钟、所述低速时钟分别送入所述数字逻辑电路；所述数字逻辑电路利用所述低速时钟的下降沿和所述高速时钟的上升沿分别对所述第一斜坡信号和所述第二斜坡信号的局部时间段进行采样得到高位计数使能和低位计数使能，并对所述高位计数使能与所述低速时钟进行逻辑与操作得到低速时钟计数脉冲，对所述低位计数使能与所述高速时钟进行逻辑与操作得到高速时钟计数脉冲；所述高位计数器用于对所述高速时钟计数脉冲进行向下计数，并将计数值传输至所述数据处理器；所述低位计数器用于对所述低速时钟计数脉冲进行向下计数，并将计数值传输至所述数据处理器；所述数据处理器用于根据公式a+Nb计算得到像素信号电压的量化数值；其中，a为所述高位计数器输出的计数值，b为所述低位计数器输出的计数值，N为所述高速时钟的频率与所述低速时钟的频率之比。2.如权利要求1所述的双斜坡单沿向下计数模数转换装置，其特征在于，所述第一斜坡信号逐渐上升、所述第二斜坡信号逐渐下降；或者所述第一斜坡信号逐渐下降、所述第二斜坡信号逐渐上升。3.如权利要求2所述的双斜坡单沿向下计数模数转换装置，其特征在于，所述比较器包括第一电流源、第二电流源、第一电压源、第二电压源、第一开关、第二开关和电容；其中，所述第一电流源的一端接入电源，所述第一电流源的另一端与所述第二电流源的一端耦接，所述第二电流源的另一端接地，所述第一电压源的一端接地，所述第一电压源的另一端与所述第一开关的一端耦接，所述第一开关的另一端耦接于所述第一电流源与所述第二电流源之间，所述第二电压源的一端接地，所述第二电压源的另一端与所述第二开关的一端耦接，所述第二开关的另一端耦接于所述第一开关与所述第二电流源之间，所述电容的耦接于所述第一开关与所述第二开关之间，所述电容的另一端接地。4.如权利要求3所述的双斜坡单沿向下计数模数转换装置，其特征在于，在t0时刻，闭合所述第二开关，将所述第一电流源与所述第二电流源之间的电压复位为所述第二电压源的电压；在t1时刻，断开所述第二开关和所述第一电流源同时闭合所述第二电流源，所述第二电流源对所述电容进行放电，所述电容的电压随时间线性减小，形成所述第一斜坡信号；在t2时刻，闭合所述第一开关，将所述第一电流源与所述第二电流源之间的电压复位为所述第一电压源的电压；在t3时刻，断开所述第一开关和所述第二电流源同时闭合所述第一电流源，所述第一电流源对所述电容进行充电，所述电容的电压随时间线性增加，形成所述第二斜坡信号。5.如权利要求3所述的双斜坡单沿向下计数模数转换装置，其特征在于，在t0时刻，闭合所述第一开关，将所述第一电流源与所述第二电流源之间的电压复位为所述第一电压源的电压；在t1时刻，断开所述第一开关和所述第二电流源同时闭合所述第一电流源，所述第
一电流源所述对电容进行充电，所述电容的电压随时间线性增加，形成所述第一斜坡信号；在t2时刻，闭合所述第二开关，将所述第一电流源与所述第二电流源之间的电压复位为所述第二电压源的电压；在t3时刻，断开所述第二开关和所述第一电流源同时闭合所述第二电流源，所述第二电流源对所述电容进行放电，所述电容的电压随时间线性减小，形成所述第二斜坡信号。6.如权利要求1所述的双斜坡单沿向下计数模数转换装置，其特征在于，所述数字逻辑电路利用所述低速时钟的下降沿分别对所述第一斜坡信号和所述第二斜坡信号的开始时刻到所述比较器的翻转时刻之间的时间段进行采样得到高位计数使能；所述数字逻辑电路还利用所述高速时钟的上升沿分别对所述第一斜坡信号和所述第二斜坡信号的开始时刻到所述比较器的翻转时刻之间的时间段进行采样得到低位计数使能。7.一种双斜坡单沿向下计数模数转换方法，其特征在于，包括如下步骤：S1、将斜坡发生器产生的斜率绝对值相同且方向相反的第一斜坡信号和第二斜坡信号输入到比较器的一个输入端，将图像传感器输出的像素信号输入到所述比较器...

【专利技术属性】
技术研发人员：刘洋，谷建超，李靖，马成，王欣洋，
申请(专利权)人：杭州长光辰芯微电子有限公司，
类型：发明
国别省市：