访问报告系统、方法、装置、芯片及电子设备制造方法及图纸

本公开提供了一种访问报告系统、方法、装置、芯片及电子设备，该系统包括：多个访问判断单元、仲裁器和寄存器；所述仲裁器分别与所述访问判断单元和所述寄存器相连；访问判断单元用于响应通过存储访问接口接收的存储访问命令，生成存储访问命令对应的访问记录信息；以及，响应于确定访问记录信息中存在非法访问记录信息，将访问记录信息中的非法访问记录信息发送给仲裁器；其中，非法访问记录信息是指用户标识与访问地址不匹配的访问记录信息；仲裁器用于从多个访问判断单元发送的非法访问记录信息中，确定目标访问记录信息；并将目标访问记录信息发送给寄存器。问记录信息发送给寄存器。问记录信息发送给寄存器。

【技术实现步骤摘要】
访问报告系统、方法、装置、芯片及电子设备


[0001]本公开涉及集成电路
，具体而言，涉及一种访问报告系统、方法、装置、芯片及电子设备。

技术介绍

[0002]随着深度学习技术的不断发展，深度学习的模型和数据量也不断增大，对运行深度学习技术的人工智能(Artificial Intelligence，AI)芯片的计算能力(简称算力)的需求也不断增加，使得单个AI芯片节点内的并行算力单元数量大幅增长。
[0003]一般的，当用户所需算力小于芯片总算力时，一个大算力的AI芯片的多个算力单元可以被分配给多个访问用户，以提高使用效率。同时，为避免多访问用户存储数据之间产生干扰，在存储单元中，分配给不同访问用户的算力单元的存储地址不同。由于每个算力单元执行的运算和存储访问行为是并行发生的，对存储单元而言，每个并行存储访问接口的访问可以是任一算力单元(即可以是任一访问用户的)，使得每个存储访问接口的存储访问行为可能属于非法访问，产生的非法访问信息远大于用户数量，为系统管理者监控访问用户行为造成很大不便。因此，提出一种多用户场景下能够对非法访问行本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种访问报告系统，其特征在于，包括：多个访问判断单元、仲裁器和寄存器；所述仲裁器分别与所述访问判断单元和所述寄存器相连；所述访问判断单元，用于响应通过存储访问接口接收的存储访问命令，生成所述存储访问命令对应的访问记录信息；所述存储访问命令为任一算力单元下发的用于访问存储单元的命令；以及，响应于确定所述访问记录信息中存在非法访问记录信息，将所述访问记录信息中的非法访问记录信息发送给仲裁器；其中，所述访问记录信息包括用户标识和访问地址；非法访问记录信息是指用户标识与访问地址不匹配的访问记录信息；所述仲裁器，用于从多个所述访问判断单元发送的非法访问记录信息中，确定目标访问记录信息；并将所述目标访问记录信息发送给所述寄存器。2.根据权利要求1所述的系统，其特征在于，所述系统还包括：多个访问记录缓冲器；每个所述访问记录缓冲器分别与所述仲裁器和所述访问判断单元相连；所述访问记录缓冲器与所述访问判断单元一一对应；所述访问判断单元，还用于将所述非法访问记录信息缓冲至所述访问记录缓冲器；所述访问记录缓冲器，用于将所述非法访问记录信息发送给所述仲裁器。3.根据权利要求1所述的系统，其特征在于，所述系统还包括：与每个所述访问判断单元对应的多个访问记录缓冲器，每个所述访问记录缓冲器与用户标识匹配；所述仲裁器的数量为多个，每个所述仲裁器与用户标识匹配；所述访问判断单元，还用于基于所述非法访问记录信息中的用户标识，将所述非法访问记录信息缓冲至与所述用户标识匹配的所述访问记录缓冲器；所述访问记录缓冲器，用于将所述非法访问记录信息发送给与所述用户标识匹配的所述仲裁器。4.根据权利要求1～3任一所述的系统，其特征在于，所述系统还包括：访问仲裁缓冲器；所述访问仲裁缓冲器分别与所述仲裁器和所述寄存器相连；所述仲裁器，还用于将所述目标访问记录信息缓冲至所述访问仲裁缓冲器；所述访问仲裁缓冲器，用于将所述目标访问记录信息发送给所述寄存器。5.根据权利要求4所述的系统，其特征在于，所述访问仲裁缓冲器和所述寄存器的数量为多个；且每个所述访问仲裁缓冲器与用户标识匹配，以及每个所述寄存器与用户标识匹配；所述仲裁器，还用于将所述目标访问记录信息缓冲至与所述目标访问记录信息中所述用户标识匹配的所述访问仲裁缓冲器；所述访问仲裁缓冲器，用于将所述目标访问记录信息发送给与所述用户标识匹配的所述寄存...

【专利技术属性】
技术研发人员：赵月新，冷祥纶，周琳，李冰，张国栋，刘文龙，
申请(专利权)人：上海阵量智能科技有限公司，
类型：发明
国别省市：