凸块形成方法、半导体器件及其制造方法、基板处理装置和半导体制造装置制造方法及图纸

本发明专利技术使半导体基板（１）的背面（１ｂ）吸附在基板支承台（１１）的支承面（１１ａ）上而使其固定。这时，由于对背面（１ｂ）的平整化处理，成为半导体基板（１）的厚度一定的状态，背面（１ｂ）由于向支承面（１１ａ）吸附而被强制性地成为没有起伏的状态，这样，背面（１ｂ）成为表面（１ａ）的平整化的基准面。在该状态下，使用刀具（１０）对表面（１ａ）中的各Ａｕ突起（２）和抗蚀剂掩膜（１２）的表层进行切削加工，进行平整化处理，使得各Ａｕ突起（２）和抗蚀剂掩膜（１２）的表面连续且平整。这样，取代ＣＭＰ，能够廉价且高速地使形成在基板上的微细的凸块的表面平整化。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及在基板的表面上形成用于与外部进行电连接的微细凸块的方法、半导体器件及其制造方法、基板处理装置和半导体制造装置。
技术介绍
现有技术中，在半导体基板的表面上用于进行与外部电连接的微细金属端子使用了金(Au)凸块等。该Au凸块用电镀形成，表面的粗糙度大。为了平整化这样的金属端子，使用化学机械抛光(Chemical Mechanical PolishingCMP)法。该方法是预先形成比较平整的成为被加工面的金属和树脂，接触平整的抛光焊盘后，使用料浆(化学抛光材料)化学性地机械性地精致地平整加工表面。预先设置的硬树脂或金属面成为制止层，从而结束CMP。CMP法是不依存于TTV(Total Thickness Variation)的方法，该TTV由半导体基板的厚度偏差或半导体基板的最大厚度与最小厚度的差来定义。此外，要接合现有的表面粗糙度大的Au凸块等，就需要利用载荷、热或超声波等对凸块赋予负荷直到其粗糙度消失的安装方法。除了CMP以外，还提出了使用例如切削工具的平整化方法(例如，参照日本专利特开平7-326614号公报、特开平8-11049号公报、特开平9-82616号公报、特开2000-173954号公报)。但是，都是以LSI上的部分区域的SOG膜的平整化为对象，是与CMP同样地以被切削面为基准进行切削的方法，不依存于半导体基板的TTV。此外，也有切削凸块而使表面露出的方法(参照日本专利特开平10-345201号公报)，但这是以形成在LSI上的凸块部分的平整化为对象，以被切削面为基准进行切削的方法，不依存于半导体基板的TTV。如上所述，微细的连接使用了Au凸块，但由于凸块表面的粗糙度大，因此，接合这些凸块彼此之间很困难。此外，在使用CMP同时平整化Au等金属和树脂的情况下，由于金属和树脂的抛光速度的差异而引起出现被称作凹陷处(dishing)的坑洼。由于该凹进成形，为了得到准确的凸块接合，就需要对凸块赋予载荷、热或超声波等的大的负荷。
技术实现思路
本专利技术鉴于上述课题而成，其目的在于提供一种能取代CMP，廉价且高速地对形成在基板上的微细的凸块的表面进行平整化，而不产生凹陷处等的不良情况，能够容易且准确地进行凸块彼此之间的连接的凸块形成方法和高可靠性的半导体器件、及其制造方法及半导体制造装置。本专利技术的凸块形成方法，在基板的表面上形成用于进行与外部电连接的凸块，其特征在于包括在上述基板的表面上，在多个上述凸块和上述凸块之间形成绝缘膜的工序；通过使用刀具的切削加工进行平整化处理，使得上述各凸块的表面和上述绝缘膜的表面连续且平整的工序；去除上述绝缘膜的工序。本专利技术的半导体器件具有一对半导体基板，其分别在表面上形成用于与外部进行电连接的多个凸块而构成；在上述各半导体基板上连续且均一地平整化上述各凸块的表面；使上述各凸块的被平整化的上述表面彼此对向而连接，并一体化而构成上述各半导体基板。本专利技术的半导体器件的制造方法包括在一对半导体基板的各表面上以填充到绝缘膜内的方式形成各凸块的工序；通过使用刀具的切削加工进行平整化处理，使得上述各凸块的表面和上述绝缘膜的表面连续且平整的工序；去除上述绝缘膜的工序；使上述各凸块的被平整化的上述表面彼此对向并连接，将上述各半导体基板一体化的工序。本专利技术的凸块形成方法，在基板的表面上形成用于与外部进行电连接的凸块，包括在上述基板的表面上形成多个上述凸块的工序；通过使用刀具的切削加工进行平整化处理，使得上述多个凸块的表面连续且平整的工序。本专利技术的半导体器件的制造方法包括在一对半导体基板的各表而上分别形成多个上述凸块的工序；通过使用刀具的切削加工进行平整化处理，使得上述多个凸块的表面连续且平整的工序；对上述多个凸块的表面被平整化的上述一对半导体芯片，以上述各凸块彼此对向的方式，连接并一体化的工序。本专利技术的半导体器件具有一对半导体芯片，其分别在表面上形成用于与外部进行电连接的多个凸块而构成；在上述各半导体芯片上连续且均一地平整化上述各凸块的表面；使上述各凸块的被平整化的上述表面彼此对向而连接，并一体化而构成上述各半导体芯片。本专利技术的凸块形成方法，在半导体基板的表面上形成使用引线接合法的柱状凸块，该凸块用于与外部进行电连接，包括使用接合引线，在上述半导体基板的表面的电连接处形成多个突起部的工序；通过使用刀具的切削加工进行平整化处理，使得上述多个突起部的上面连续且平整，形成上述柱状凸块的工序。本专利技术的半导体器件，具有在表面上形成使用引线接合法的多个柱状凸块而构成的半导体芯片，该凸块用于与外部进行电连接；在上述半导体芯片上使上述各柱状凸块的上面连续均一地平整化。本专利技术的半导体器件的制造方法包括在半导体基板的表面上形成多个凸块的工序；通过使用刀具的切削加工进行平整化处理，使得上述多个凸块的表面连续且平整的工序；从上述多个凸块的表面被平整化的上述半导体基板切出各半导体芯片的工序；连接上述半导体芯片的上述凸块和导线端子的一个端部的工序。本专利技术的半导体器件的制造方法包括在半导体基板的表面的电连接处形成使用引线接合法的多个突起部的工序；通过使用刀具的切削加工进行平整化处理，使得上述多个突起部的上面连续且平整，形成柱状凸块的工序；从形成了多个柱状凸块的上述半导体基板，切出各半导体芯片的工序；连接上述半导体芯片的上述柱状凸块和导线端子的一个端部的工序。本专利技术的半导体器件，具有在表面上形成多个用于与外部进行电连接的凸块而构成的半导体芯片；在上述半导体芯片上使上述各凸块的表面连续均一地平整化；连接上述半导体芯片的上述凸块和导线端子的一个端部且使其一体化。本专利技术的半导体器件，具有在表面上形成使用引线接合法的多个柱状凸块而构成的半导体芯片，该多个凸块用于与外部进行电连接；在上述半导体芯片上使上述各柱状凸块的上面连续均一地平整化；连接上述半导体芯片的上述柱状凸块和导线端子的一个端部且使其一体化。本专利技术的半导体器件的制造方法包括向惰性气氛内导入表面上形成多个电极的半导体芯片，通过使用刀具的切削加工进行平整化处理，使得上述多个电极的表面连续且平整的工序；在上述惰性气氛内清洁地保持被平整化的上述多个电极的表面的状态下，连接上述半导体芯片的上述多个电极和电路基板且进行一体化的工序。本专利技术的半导体制造装置，包括具有刀具的切削加工装置；使导入的一对基体接合的接合装置；将上述切削加工装置和上述接合装置的环境保持在惰性气氛状态中的惰性气氛装置，其中上述切削加工装置具有如下功能，即在上述惰性气氛内，对于表面上形成多个电极的上述一对基体的至少一方，通过使用上述刀具的切削加工进行平整化处理，使得上述多个电极的表面连续且平整；上述接合装置具有如下功能，即在上述惰性气氛内清洁地保持被平整化的上述多个电极的表面的状态下，用上述多个电极连接上述一对基体并进行一体化。本专利技术的基板处理装置，其在基板的表面上形成用于与外部进行电连接的凸块时使用，包括基板支承台，该基板支承台具有平整的支承面，使基板用其一个面吸附在上述支承面上，将上述一个面强制地作为半整的基准面来进行支承固定；切削加工上述基板的其他面的刀具，其中在上述基板支承台上支承固定基板，该基板在表面上，在多个上述凸块和在上述凸块之间形成绝缘膜而构成，通过使用上述刀具的切削加工进行平整本文档来自技高网...

【技术保护点】
一种凸块形成方法，在基板的表面上形成用于进行与外部电连接的凸块，其特征在于包括：在上述基板的表面上，在多个上述凸块和上述凸块之间形成绝缘膜的工序；通过使用刀具的切削加工进行平整化处理，使得上述各凸块的表面和上述绝缘膜的表面连 续且平整的工序；去除上述绝缘膜的工序。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：水越正孝，石月义克，中川香苗，冈本圭史郎，手代木和雄，酒井泰治，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]