具有耐缺陷冗余性的集成电路及其测试方法技术

为了提高制造产量在集成电路上使用冗余电路的电路、方法和设备。本发明专利技术的一个典型实施例提供了一种电路结构，其中通过多路转接器选择一组电路块中起作用的电路块。该组电路块的输入和输出处的多路转接器操纵到达和来自起作用的电路块的输入和输出信号，以避开被发现是有缺陷的或失效的电路块。多组这种电路块可以串联和并联排列。可以使用备用的多路转接器结构以提供更高水平的冗余。其它实施例使用所有起作用的电路块并基于功能性或性能水平分类集成电路。其它实施例提供了具有一个或多个这样的电路结构的集成电路的测试方法。

【技术实现步骤摘要】

技术介绍
本专利技术涉及为提高制造产量在集成电路上使用冗余电路。集成电路被制造在晶片上，该晶片通常由经过几个处理步骤的硅构成。当晶片处理完成时，测试晶片上的集成电路。测试工序被称为晶片分类。当晶片分类后，集成电路管芯彼此分开，那些通过晶片分类测试的好的管芯被封装。在工序中再测试已封装的部分称为终试。通过终试的已封装的部分接下来可以被使用或出售。希望每个晶片上有尽可能多的好的管芯。这有助于在大量管芯中分摊晶片的价值，从而减小每个管芯的成本。遗憾的是，在传统的集成电路中，许多电路块中一个有缺陷的或失效的电路块足以导致整个管芯不能工作。这在大型集成电路中特别麻烦。处理中的错误，例如断开、短路、晶体缺陷、金属桥接和其它问题趋于与管芯面积成指数比例关系。因此大型集成电路比小型电路更可能具有缺陷。同样，当每个晶片上起始的管芯越少时，消耗的比率越高将具有特别不利的效果。因此，希望在集成电路上包括大量的冗余电路块。如果一个电路块有缺陷，冗余电路块能够替代有缺陷的电路块从而保持集成电路的功能。但是如果用于冗余和关联电路的管芯面积的费用或成本导致每个晶片上的管芯数目显著下降的话，保全集成电路的功能性会是不经济的。因此，为了提高制造产量需要在集成电路上使用冗余电路的电路、方法和设备，优选的是不大幅提高管芯面积和电路复杂度。
技术实现思路
因此，本专利技术的实施例提供了为了提高制造产量在集成电路上使用冗余电路的电路、方法和设备。本专利技术的一个典型实施例提供了一种电路结构，其中由多路转接器或其它相应的选择电路或设备在一组电路块中选择出起作用的电路块。特别地，在该组的输入和输出处的多路转接器操纵到和从起作用的电路块输入和输出的信号，以避开被发现是有缺陷的或失效的电路块。多组这样的电路块可以串联和并联排列。为了提供更高水平的冗余可以使用备用的多路转接器结构。另一个实施例使用有效的起作用的电路块(或只要一定限度的数量起作用，无论哪些电路块起作用都行)，并根据它们的功能性水平，即根据多少个电路块是起作用的将集成电路分到各箱中。本专利技术的其它实施例提供了具有一个或多个这样的电路结构的集成电路的测试方法。本专利技术的多个实施例可以合并一个或多个这里描述的这些和其它结构和测试工序。本专利技术的一个典型实施例提供了一种集成电路。这种集成电路包括第一电路块、第二电路块、连接接收输入信号并向第一电路块提供输出的第一选择电路、连接接收输入信号并向第二电路块提供输出的第二选择电路、和连接接收第一电路块的输出和第二电路块的输出的第三选择电路。第三选择电路还被配置以提供第一输出信号。如果第一电路块是有缺陷的，则第一选择电路不将输入信号连接到第一电路块，第二选择电路连接输入信号到第二电路块。如果第一电路块是没有缺陷的，第一选择电路连接输入信号到第一电路块，第二选择电路不会连接输入信号到第二电路块。本专利技术的另一个典型实施例提供了一种集成电路。这种集成电路包括第一电路块、第二电路块、连接接收第一输入信号并向第一电路块提供输出的第一选择电路、连接接收第一输入信号和第二输入信号并向第二电路块提供输出的第二选择电路、连接接收第一电路块的输出和第二电路块的输出的第三选择电路、和连接接收第二电路块的输出的第四选择电路。第三选择电路还连接以提供第一输出信号，第四选择电路还被设置以提供第二输出信号。如果第一电路块是有缺陷的，第一选择电路不将第一输入信号连接到第一电路块，第二选择电路连接第一输入信号到第二电路块。如果第一电路块是没有缺陷的，第一选择电路连接第一输入信号到第一电路块，第二选择电路连接第二输入信号到第二电路块。本专利技术的另一个典型实施例提供了一种集成电路的测试方法。这种方法包括测试集成电路部分中的多个电路块，确定多个电路块中有缺陷的电路块的数目。如果有缺陷的电路块的数目等于或小于多个电路块中冗余块的数目，接下来编程具有多个可编程位的集成电路。可编程位确定了由连接到多个电路块之一的输入的第一选择电路所做的一种选择，和由连接到多个电路块之一的输出的第二选择电路所做的一种选择。本专利技术的本质和优点可以参照下述的具体描述和附图得到更好的理解。附图的简要说明附图说明图1是得益于结合本专利技术的实施例的计算系统的结构图；图2是得益于结合本专利技术的实施例的图形处理单元的结构图；图3是包括一组九个并联的选自于与本专利技术的实施例一致的输入和输出多路转接器的电路块的集成电路部分的结构图；图4是描述结合本专利技术的实施例的流水线结构的结构图；图5是描述与本专利技术的实施例一致的集成电路的测试方法的流程图；图6是包括两组与本专利技术的实施例一致的电路块的集成电路部分的结构图；图7是包括两个与本专利技术的实施例一致的冗余电路块的集成电路部分的结构图；图8是描述与本专利技术的实施例一致的在某种意义上可被分为多种不同水平的功能性的集成电路部分的结构图；和图9是与本专利技术的实施例一致的在某种意义上基于其功能性水平分类器件的方法的流程图。典型实施例的描述图1是得益于结合本专利技术的实施例的计算系统100的结构图。包括北架桥(Northbridge)110、图形处理单元(GPU)120、南架桥130、帧缓冲器(framebuffer)140、中央处理单元(CPU)150、音频卡160、以太网卡162、调制解调器164、USB卡166、显卡168、PCI插槽170和存储器105。如同所有所包括的图一样，这个图仅为描述的目的，且不限制本专利技术的任一可能的实施例或者权利要求。北架桥110经过来自CPU150和来自存储器105、图形处理单元120和南架桥130的信息。南架桥130通过例如通用串行总线(USB)卡166和以太网卡162的连接结构与外部通讯系统连接。图形处理单元120接收从CPU150经北架桥110的加速图形接口(AGP)总线125上的和直接来自存储器或帧缓冲器140的图形信息。图形处理单元120与帧缓冲器140连接。帧缓冲器140可以包括存储要被显示的像素的显示缓冲器。在这种结构中，CPU150运行计算系统需要的成批处理任务。特别地，图形处理单元120依靠CPU150设置计算和计算几何值。同样，音频卡或声卡160依靠CPU 150处理音频数据、位置计算和各种效果，例如合声、混音、阻碍(obstruction)、阻塞(occlusion)等同时发生的声音。而且，CPU150保持负责其它与可运行的应用相关的指令，也负责控制连接至南架桥130的各种外围器件。图2是得益于结合本专利技术的实施例的图形处理单元的结构图。这个图形处理单元220连接至CPU/北架桥210和帧缓冲器240。GPU220包括前部端口或主机230和几个结构单元(texture unit)，各自连接至一对几何/阴影处理器(geometry/shading processor)260。几何/阴影处理器260经内部连接网络270连接至几个依次连接至存储器接口电路290的光栅操作(ROP)单元。存储器接口电路290向帧缓冲器240写入数据并从其读取数据。GPU220接收来自CPU经北架桥210的在AGP总线215上的几何图形、命令和其它数据。前部端口或主机230接收这些几何图形、命令和数据，并将它们提供至结构单元250、几何/阴影处理器260和ROP单元280。结构单元250计算从帧缓冲器24本文档来自技高网...

【技术保护点】
一种集成电路，包括：第一电路块；第二电路块；连接接收输入信号并向第一电路块提供输出的第一选择电路；连接接收输入信号并向第二电路块提供输出的第二选择电路；和连接接收第一电路块的输出和第二电路块的输出还被 配置为提供第一输出信号的第三选择电路，其中如果第一电路块是有缺陷的，则第一选择电路不把输入信号耦合到第一电路块，第二选择电路把输入信号耦合到第二电路块，反之第一选择电路把输入信号耦合到第一电路块，而第二选择电路不把输入信号耦合到第二 电路块。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：JR尼科尔斯，
申请(专利权)人：辉达公司，
类型：发明
国别省市：US[美国]