半导体器件的制造工艺制造技术

借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生，制造了一种具有高度可靠沟槽隔离结构的半导体器件，此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶，从而优化了元件隔离沟槽的形状，并使器件更精细，且改善了器件的电学特性。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及到具有高可靠沟槽隔离结构的半导体器件的制造工艺。
技术介绍
浅沟槽隔离(SGI)结构目前可用来形成电隔离即诸如半导体衬底上的晶体管之类的相邻元件之间的隔离。如图1A-1D所示，SGI结构通常包含制作在硅半导体衬底31上的浅沟槽和埋置在沟槽中的氧化膜35之类，且由于其工艺尺度精度高于现行硅的局部氧化(LOCOS)结构而适合于要求工艺尺度精度为0.25微米或以下的器件。然而，如图1C所示，SGI结构在氧化步骤中有时会在沟槽的上边沿处氧化形成的氧化膜35中形成硅半导体衬底31的尖锐突出物34。这种硅半导体衬底31的尖锐突出物34的存在，引起电场在电路工作过程中集中在突出物周围，如A.Bryant等人(Technical Digest ofIEDM’94，pp.671-674)所公开的那样，有时会使栅击穿电压或电容退化。从实验已知，当沟槽上边沿周围的衬底曲率半径不大于3nm时，即使衬底在沟槽上边沿周围的角度不小于90度，也出现这种栅击穿电压的退化。为了克服退化，如图1B’所示，图1B的衬垫氧化膜32被凹陷大约0.1微米，并如JP-A-2-260660所公开的那样，用氧化剂最本文档来自技高网...

【技术保护点】
一种半导体器件的制造工艺，它包含下列步骤：通过对半导体衬底执行第一氧化工艺在所述半导体衬底上形成第一氧化膜，在所述第一氧化膜上形成氮化硅膜，在所述氮化硅膜上形成光刻胶膜，清除部分所述光刻胶膜，清除所述 光刻胶膜的所述被清除部分处的所述氮化硅膜和所述第一氧化膜，在清除了所述第一氧化膜的部分所述半导体衬底中，在元件隔离区中的所述半导体衬底上开挖沟槽，清除所述氮化硅膜上的另一部分所述光刻胶膜，通过从形成了沟槽的区域腐蚀所 述第一氧化膜，在所述氮化硅膜下面形成凹陷空间，通过将所述...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：石冢典男，三浦英生，池田修二，铃木范夫，松田安司，吉田安子，山本裕彦，小林正道，高松朗，清水博文，福田和司，堀部晋一，野添俊夫，
申请(专利权)人：株式会社日立制作所，日立超大规模集成电路系统株式会社，
类型：发明
国别省市：JP[日本]