CPU电力输送系统技术方案

公开了一种中央处理单元（ＣＰＵ）。该ＣＰＵ包括ＣＰＵ小片；和在三维插件布局中与ＣＰＵ小片焊接的稳压器小片。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及计算机系统；更特别地，本专利技术设计向中央处理单元(CPU)进行电力传送。
技术介绍
集成电路部件，比如中央处理单元(CPU)通常由位于远程位置处比如CPU母板上的稳压器模块(VRM)供电。母板稳压器模块(VRM)通常将单个电源电压(Vcc)提供给多个CPU内核、缓冲器和输入/输出(I/O)部件。这是由于电力输送系统在板子、插座和插件上不具有足够的区域来将单独的供电电压输送到多个内核、缓冲器和I/O部件。附图说明通过举例和不限于附图来说明本专利技术，在附图中相同的参考标记标识类似的元件，并且其中图1是计算机系统的一个实施例的框图；图2是CUP小片的一个实施例；图3是稳压器小片的一个实施例；和图4是CPU的一个实施例。具体实施例方式根据一个实施例，描述用于CPU的电力输送系统。在本专利技术的下面详细描述中，许多具体细节被叙述以便提供对本专利技术的完全了解。但是，对于本领域技术人员来说清楚的是，本专利技术可在没有这些具体细节的情况下实施。在其它示例中，已知的结构和设备以框图的形式示出，而不是详细地示出，以便避免使本专利技术不清楚。在说明书中的参考“一个实施例”或“一实施例”意思是，结合实施例描述的特殊特征、结构或特性包括在本专利技术的至少一个实施例中。在说明书的不同位置出现短语“在一个实施例中”不是都必须参考同一个实施例。图1是计算机系统100的一个实施例的框图。计算机系统100包括与总线105耦合的中央处理单元(CPU)102。在一个实施例中，CPU102是Pentium处理器系列的处理器，包括可从Santa Clara，California的Intel公司得到的PentiumII处理器系列、PentiumIII处理器、和PentiumIV处理器。可替换地，可使用其它CPU。芯片组107也耦合到总线105。芯片组107包括存储器控制集线器(MCH)110。MCH110可包括存储器控制器112，其耦合到主系统存储器115。主系统存储器115存储数据和由CPU102或任何其它包括在系统100中的设备执行的指令序列。在一个实施例中，主系统存储器115包括动态随机访问存储器(DRAM)；但是，主系统存储器115可利用其它存储器类型来实现。附加的设备也可耦合到总线105，比如多个CPU和/或多个系统存储器。芯片组107还包括输入/输出控制集线器(ICH)140，其经由集线器接口耦合到MCH110。ICH140为计算机系统100内的输入/输出(I/O)设备提供接口。例如，ICH140可耦合到外围部件互连总线，其遵守由Portland，Oregon的PCI专门兴趣小组开发的规范修订本2.1的总线。图2说明CPU102小片200的一个实施例。小片200包括四个CPU处理内核(内核1-内核4)210。此外，小片200包括缓冲器220和I/O电路230。在一个实施例中，缓冲器220是L2/L3缓冲器。I/O电路230设置在外围上(例如、北、南、东和西边界)，以使有效的垂直电流输送到内核210。如上所述，母板稳压器模块通常提供单个Vcc到内核、缓冲器和I/O电路，因为电力输送系统在板子、插座和插件上不具有足够的区域来将单独的供电电压输送到多个内核、缓冲器和I/O部件。各种架构研究已经示出，如果所有内核都不活动并同时在相同Vcc上执行，则可节省巨大的功率。因此，可变内核级Vcc提供足够的功率节省。而且，可关闭单个内核内的部件或对其施加较低的Vcc来节省有效功率。例如，内核可包括性能临界和非临界部件。如果非临界部件可由单独的、较低Vcc供电以节省有效和泄漏功率，则内核可更有效地操作。但是，如上所述，母板上的外部VRM不足以允许多Vcc解决方案。根据一个实施例，多Vcc VRM小片焊接到CPU小片200。图3说明了VRM小片300的一个实施例。在一个实施例中，VRM小片300包括七个VRM(VRM1-VRM7)，它们向CPU小片200内的每个部件提供稳压电源。例如VRM1-VRM4分别向内核1-内核4提供Vcc电压。此外，VRM5提供Vcc给缓冲器220，而VRM6和VRM7分别提供电压给I/O电路230。注意在其它实施例中，在小片300中可包括其它数量的VRM，这取决于小片200内具有单独电压电源的部件数量。并且，由每个VRM提供的电压可以与由其它VRM提供的电压相同或不同。根据一个实施例，小片300被翻转且(金属侧对金属侧)焊接以便向适当的内核供电，从而将VRM尽可能靠近CPU小片200。在进一个实施例中，VRM小片300在具有小片200的三维(3D)插件配置中。图4说明CUP102的一个实施例。CUP102包括夹在CPU小片200和插件衬底400之间的多Vcc VRM小片300。根据一个实施例，VRM小片300与CPU小片200和插件衬底400焊点匹配，使得小片300可以是可选的夹层小片。因此，插件400和CPU200的设计不需要任何改变。此外，图4示出小片200和300之间的I/O连接、以及小片/小片焊接。注意到，为了简洁只在小片200上示出两个稳压器。此外，散热器和散热片(未示出)可耦合到CPU小片200。上述的集成3D VRM避免了VRM中到小片电力输送路径的中断和阻抗，该中断和阻抗引起幅度/相位降级和响应时间延迟。尽管本领域技术人员在阅读前面说明之后，本专利技术的许多改变和修改将毫无疑问地变得清楚，但是还应当理解，任何通过说明的方式示出和描述的任何特定实施例并不试图被认为是限制。因此，对各种实施例的细节的参考不是要限制权利要求的范围，权利要求的范围本身只叙述那些对于本专利技术被认为是重要的那些特征。权利要求1.一种中央处理单元(CPU)，包括CPU小片；和在三维组件中与CPU小片焊接的稳压器小片。2.权利要求1的CPU，其中稳压器小片包括第一稳压器模块(VRM)，用于将第一电压提供给CUP小片处的第一处理核心；和第二VRM，用于将第二电压提供给CUP小片处的第二处理核心。3.权利要求2的CPU，其中第一电压等于第二电压。4.权利要求2的CPU，其中稳压器小片还包括第三VRM，用于将第三电压提供给CUP小片处的缓冲器；和第四VRM，用于将第四电压提供给CUP小片处的输入/输出(I/O)电路。5.权利要求4的CPU，还包括耦合在稳压器小片和CUP小片之间的I/O连接。6.权利要求1的CPU，还包括与稳压器小片焊接的插件衬底。7.权利要求6的CPU，其中稳压器小片与CPU小片和插件衬底焊点匹配。8.权利要求1的CPU，其中稳压器小片被翻转且金属侧对金属侧地焊接到CUP小片。9.一种方法，包括将稳压器小片焊接到三维组件中的中央处理单元(CPU)小片。10.权利要求9的方法，还包括将插件衬底焊接到稳压器小片。11.权利要求10的方法，其中稳压器小片与CPU小片和插件衬底焊点匹配。12.权利要求9的方法，还包括在稳压器小片和CUP小片之间耦合I/O连接。13.一种系统，包括中央处理单元(CPU)，具有CPU小片；和在三维组件中与CPU小片焊接的稳压器小片；与CPU耦合的芯片组；和与芯片组耦合的主存储器设备。14.权利要求13的系统，其中稳压器小片包括第一稳压器模块(VRM)，用于将第一电压提供给CUP小片处的第一处理核心；和本文档来自技高网...

【技术保护点】
一种中央处理单元（ＣＰＵ），包括：ＣＰＵ小片；和在三维组件中与ＣＰＵ小片焊接的稳压器小片。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：S纳伦德拉，H威尔逊，D加纳，P哈祖查，G施罗姆，T卡尼克，N博尔卡，V德，S博尔卡，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]