半导体结构及N型金属氧化物半导体晶体管的形成方法技术

本发明专利技术是关于一种半导体结构及Ｎ型金属氧化物半导体晶体管的形成方法，提供具有高应力沟道区的金属氧化物半导体晶体管及其形成方法，包括于半导体基板上依序形成第一半导体板、第二半导体板、栅极堆叠，其中第一半导体板的晶格常数实质上大于第二半导体板的晶格常数，且第一半导体板及第二半导体板的边缘实质上延伸出该栅极结构的边缘。上述方法更包括形成含硅层于半导体基板上，且含硅层较佳与该些半导体板分隔不相邻；形成间隔物；形成淡掺杂区域及源极／漏极区；形成硅化金属区及接触孔蚀刻停止层。本发明专利技术所述的方法形成的结构可提供高应力至沟道区，且提高金属硅化区高度可减少电流拥挤效应。

【技术实现步骤摘要】

本专利技术是有关于半导体元件，更特别有关于具有应力的沟道区的金属氧化物半导体元件。
技术介绍
超大型集成电路(VLSI)的尺寸微缩化一直是本领域的发展重点。在集成电路越来越小及快的情况下，如何提高元件的驱动电流则越来越重要。金属氧化物半导体晶体管的电流与栅极长度、栅极电容及载流子移动力相关。缩小多晶栅极的长度、提高栅极电容、提升载流子移动力可改善晶体管电流的表现。栅极长度随着集成电路的尺寸一起缩小，栅极电容可通过栅极介电层的厚度减少或介电常数增加一类的方式而提高。除了上述方式，亦可提高载流子移动力以改善元件电流，如具有应力的沟道区。应力可改善基体中电子与空穴的移动力。具有应力表面的沟道可改善金属氧化物半导体晶体管的表现。在固定栅极长度下，应力技术不需额外制程或设计即可提升元件表现。图1显示美国专利申请号11/115,484的NMOS晶体管的变化型，于半导体基板10上依序为硅锗层2及硅层4。由于硅锗层2及硅层4两者晶格常数不同，硅锗层2将产生压缩应力，硅层4将产生拉伸应力。硅层4的沟道区因此具有拉伸应力。经回火处理后，自由表面6(free surface)将产生高应力。图1另外包括本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，该半导体结构的形成方法包括：提供一半导体基板；形成一第一半导体板于该半导体基板上；形成一第二半导体板于该第一半导体板上，其中该第一半导体板的晶格常数实质上大于该第二半导体板的晶格 常数；形成一栅极堆叠于该第一半导体板及第二半导体板上，其中该第一半导体板及第二半导体板的边缘实质上延伸出该栅极堆叠的边缘，且该栅极堆叠包括：一栅极介电层，位于该第二半导体板上；一栅极，位于该栅极介电层上；形成 含有硅的一额外半导体层于该半导体基板上，且该额外半导体层与该第一...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：王志豪，蔡庆威，王大维，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]