半导体存储装置及其形成方法制造方法及图纸

本发明专利技术公开了一种半导体存储装置及其形成方法。半导体存储装置包括衬底、多个位线接触部、多条位线、接触插塞、第一间隙壁、第二间隙壁。衬底包含多个有源区；各多条位线接触部分别位于有源区上；各多条位线位于所述衬底上并沿着预定方向延伸，并且各多条位线覆盖位在其延伸路径上的各多个位线接触部；接触插塞位于相邻的多条位线之间；第一间隙壁位于所述接触插塞和各多条位线之间，并且覆盖各位线接触部的侧壁和各位线的侧壁；第二间隙壁位于接触插塞和第一间隙壁之间。插塞和第一间隙壁之间。插塞和第一间隙壁之间。

【技术实现步骤摘要】
半导体存储装置及其形成方法


[0001]本专利技术涉及半导体
，特别涉及一种半导体存储装置及其形成方法。

技术介绍

[0002]随着各种电子产品朝小型化发展之趋势，动态随机存储装置(dynamic random access memory，DRAM)单元的设计也必须符合高集成度及高密度之要求。对于一具备埋入式栅极结构之DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构之漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构之DRAM单元。
[0003]随着半导体存储装置被高度地集成，受限于工艺技术之故，现有具备埋入式栅极结构之DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关半导体存储装置之效能及可靠度。

技术实现思路

[0004]本专利技术的目的在于提供一种半导体存储装置，以避免存储装置中位线和接触插塞之间的漏电流。
[0005]为此，本专利技术提供了一种半导体存储装置，包括：
[0006]衬底，包含多个有源区和隔离区；
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储装置，其特征在于，包含：衬底，包含多个有源区和隔离区；多个位线接触部，分别位于所述多个有源区上；多条位线，位于所述衬底上并沿着预定方向延伸，并且各所述位线覆盖位在其延伸路径上的所述多个位线接触部；接触插塞，位于相邻的所述多条位线之间；第一间隙壁，位于所述接触插塞和各所述多条位线之间，并且覆盖各所述位线接触部的侧壁和各所述位线的侧壁，其中所述第一间隙壁的组成包含金属氮化物，所述金属氮化物与所述隔离区相接触；以及第二间隙壁，位于所述接触插塞和所述第一间隙壁之间，其中所述第二间隙壁的组成不同于所述第一间隙壁的组成。2.如权利要求1所述的半导体存储装置，其特征在于，各所述多条位线包括掩模层，所述掩模层的顶面高于所述第一间隙壁的顶面。3.如权利要求1所述的半导体存储装置，其特征在于，各所述多条位线包括金属材料层，所述金属材料层的侧壁会被所述第一间隙壁覆盖。4.如权利要求1所述的半导体存储装置，其特征在于，各所述多条位线包括底层多晶硅层，所述底层多晶硅层位于各所述位线接触部上，并且所述底层多晶硅层的侧壁会被所述第一间隙壁覆盖。5.如权利要求1所述的半导体存储装置，其特征在于，所述第一间隙壁的厚度小于10纳米。6.如权利要求1所述的半导体存储装置，其特征在于，所述第二间隙壁的厚度大于所述第一间隙壁的厚度。7.如权利要求1所述的半导体存储装置，其特征在于，还包含多个位线接触凹陷区，各所述多个位线接触凹陷区的底面暴露出各所述多个有源区，其中各所述多个位线接触部位于各所述位线接触凹陷区中。8.如权利要求7所述的半导体存储装置，其特征在于，所述第一间隙壁和所述接触插塞会位于各所述位线接触凹陷区中。9.如权利要求1所述的半导体存储装置，其特征在于，所述第一间隙壁与所述衬底直接接触。10.如权利要求7所述的半导体存储装置，其特征在于，还包含金属残留物，位于各所述位线接触凹陷区中，并且位于所述位线接触部和所述第一间隙壁之间。11.如权利要求1所述的半导体存储装置，...

【专利技术属性】
技术研发人员：郑存闵，吴家伟，傅昭伦，张正国，林毓纯，李武祥，陈笋弘，林吕勇，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：