全数字锁相环制造技术

本公开内容公开了一种全数字锁相环。全数字锁相环可包括：时间

【技术实现步骤摘要】
全数字锁相环


[0001]本公开涉及全数字锁相环，更具体地，涉及能够通过使用数字环路滤波器容易且高速地验证的全数字锁相环。

技术介绍

[0002]通常，锁相环输出具有与参考信号相同频率的稳定振荡信号。
[0003]锁相环可用于显示设备的源极驱动器，并可用于通过输入信号的倍频来恢复时钟信号。
[0004]数字锁相环可包括数字环路滤波器。数字环路滤波器可通过使用与参考信号和反馈信号之间的相位差相对应的数字信号来输出确定数控振荡器的振荡频率的控制信号。
[0005]然而，根据传统技术的数字环路滤波器是使用用于数字编码的信号合成块、积分器和加法器来实现的，并且因此具有这样的问题：由于在验证锁相环时用于数字编码的信号合成块和电路的混合，复杂性和计算时间增加。

技术实现思路

[0006]各种实施例旨在提供一种能够通过使用数字环路滤波器容易且高速地验证的全数字锁相环。
[0007]在实施例中，全数字锁相环中的数字环路滤波器可包括选择电路、第一运算电路、第一寄存器电路、第二运算电路以及第二寄存器电路，其中，选择电路配置为输出第一数据信号和第二数据信号中的一个作为有效数据；第一运算电路配置为通过将有效数据和第一寄存器信号相加或相减来输出第一运算信号；第一寄存器电路配置为存储第一运算信号并输出第一运算信号作为第一寄存器信号；第二运算电路配置为通过将有效数据的至少一个比特的值与第一寄存器信号相加或相减来输出第二运算信号；第二寄存器电路配置为存储第二运算信号并输出第二运算信号作为控制信号。r/>[0008]在实施例中，全数字锁相环中的数字环路滤波器可包括选择电路、频率积分路径和比例路径，其中，选择电路配置为接收与参考信号和反馈信号之间的相位差对应的第一数据信号和第二数据信号，并输出第一数据信号和第二数据信号中的一个作为有效数据；频率积分路径配置为存储通过将有效数据的值与第一寄存器信号相加或相减而获得的第一运算信号并输出与第一寄存器信号相对应的第一寄存器信号；比例路径配置为存储通过将有效数据的至少一个低比特的值与第一寄存器信号相加或相减而获得的第二运算信号并输出与第二运算信号相对应的控制信号。
[0009]在实施例中，全数字锁相环可包括时间
‑
数字转换电路、数字环路滤波器、数控振荡器以及除法器，其中，时间
‑
数字转换电路配置为将参考信号和反馈信号之间的相位差转换为数字值并输出与数字值相对应的第一数据信号和第二数据信号；数字环路滤波器配置为选择第一数据信号和第二数据信号中的一个作为有效数据并通过运算有效数据和第一寄存器信号来输出控制信号；数控振荡器配置为生成振荡信号并响应于控制信号来控制振
荡信号的频率；除法器配置为通过对振荡信号进行分频来将反馈信号输出到时间
‑
数字转换电路。
[0010]在实施例中，全数字锁相环可包括时钟发生器、第一时间
‑
数字转换电路、第二时间
‑
数字转换电路、数字环路滤波器和数控振荡器，其中，时钟发生器配置为通过使用参考信号来生成第一时钟信号、第二时钟信号和第三时钟信号；第一时间
‑
数字转换电路配置为当参考信号具有比反馈信号早的相位时响应于第一时钟信号输出与数字值相对应的第一数据信号；第二时间
‑
数字转换电路配置为当参考信号具有比反馈信号晚的相位时响应于第一时钟信号输出与数字值相对应的第二数据信号；数字环路滤波器配置为响应于第二时钟信号通过使用第一数据信号或第二数据信号来执行操作以及响应于第三时钟信号输出控制信号；数控振荡器配置为响应于控制信号控制振荡信号的频率并输出振荡信号。
[0011]如上所述，根据实施例，因为数字环路滤波器可使用数字电路来实现而不需要用于数字编码的信号合成块，所以数字环路滤波器可容易且高速地验证全数字锁相环。
附图说明
[0012]图1是根据实施例的全数字锁相环中的数字环路滤波器的框图。
[0013]图2是根据实施例的全数字锁相环中的数字环路滤波器的详细框图。
[0014]图3是根据实施例的用于描述全数字锁相环中的数字环路滤波器的操作的流程图。
[0015]图4是图1和图2所示的运算电路的电路图。
[0016]图5是根据实施例的全数字锁相环的框图。
[0017]图6是根据实施例的全数字锁相环的详细框图。
[0018]图7是根据实施例的用于描述全数字锁相环的操作的流程图。
具体实施方式
[0019]实施例提供了一种能够容易且高速地验证全数字锁相环的数字环路滤波器和包括该数字环路滤波器的全数字锁相环。
[0020]数字环路滤波器可配置为通过使用与参考信号REF和反馈信号FEB之间的相位差相对应的数字信号来输出确定数控振荡器的振荡频率的控制信号VCON。在这种情况下，可参考将在后面描述的图5和图6理解参考信号REF和反馈信号FEB。参考信号REF可理解为数字环路滤波器的输入信号。反馈信号FEB可理解为来自数字环路滤波器的输出信号的反馈信号。
[0021]在实施例中，当参考信号具有比反馈信号早的相位时，第一数据信号可被定义为与参考信号和反馈信号之间的相位差相对应的数字值。当参考信号具有比反馈信号晚的相位时，第二数据信号可被定义为与参考信号和反馈信号之间的相位差相对应的数字值。
[0022]在实施例中，诸如第一和第二的术语可用于区分各种元件。这些元件不受诸如第一和第二的术语的限制。
[0023]图1是根据实施例的全数字锁相环中的数字环路滤波器20的框图。
[0024]数字环路滤波器20可通过使用第一数据信号IN1和第二数据信号IN2来输出确定数控振荡器的振荡频率的控制信号VCON。
[0025]在这种情况下，第一数据信号IN1和第二数据信号IN2中的每个是与参考信号REF和反馈信号FEB之间的相位差相对应的数字值，并且可从时间
‑
数字转换电路10接收该第一数据信号IN1和第二数据信号IN2中的每个(涉及参考图5给出的描述)。
[0026]参考图1，数字环路滤波器20可包括选择电路21、第一运算电路FAFS1、第一寄存器电路REG1、第二运算电路FAFS2和第二寄存器电路REG2。
[0027]首先，选择电路21可基于第一数据信号IN1的值来选择第一数据信号IN1和第二数据信号IN2中的一个作为有效数据VDATA。
[0028]选择电路21可从时间
‑
数字转换电路10接收第一数据信号IN1和第二数据信号IN2(参考图5)。时间
‑
数字转换电路10可将参考信号REF和反馈信号FEB之间的相位差转换为数字值，可存储数字值，并且可响应于第一时钟信号CLK1向数字环路滤波器20提供与数字值对应的第一数据信号IN1和第二数据信号IN2。
[0029]当参考信号REF具有比反馈信号FEB早的相位时，选择电路21可接收第一数据信号IN1作本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种全数字锁相环，包括：时间
‑
数字转换电路，配置为将参考信号和反馈信号之间的相位差转换为数字值，并且输出与所述数字值相对应的第一数据信号和第二数据信号；数字环路滤波器，配置为选择所述第一数据信号和所述第二数据信号中的一个作为有效数据，并且通过对所述有效数据和第一寄存器信号进行运算来输出控制信号；数控振荡器，配置为生成振荡信号并响应于所述控制信号控制所述振荡信号的频率；以及分频器，配置为对所述振荡信号进行分频，并且将所述反馈信号输出到所述时间
‑
数字转换电路。2.根据权利要求1所述的全数字锁相环，其中，所述时间
‑
数字转换电路：当所述参考信号具有比所述反馈信号早的相位时，输出所述第一数据信号作为第一数字值，以及当所述参考信号具有比所述反馈信号晚的相位时，输出所述第二数据信号作为第二数字值。3.根据权利要求2所述的全数字锁相环，其中，所述时间
‑
数字转换电路包括：正时间
‑
数字转换器，配置为将所述相位差转换为所述第一数字值；第一编码器，配置为将所述第一数字值转换为二进制数；以及第一寄存器，配置为存储所述第一编码器的二进制数并响应于第一时钟信号输出所存储的值作为所述第一数据信号。4.根据权利要求2所述的全数字锁相环，其中，所述时间
‑
数字转换电路包括：负时间
‑
数字转换器，配置为将所述相位差转换为所述第二数字值；第二编码器，配置为将所述第二数字值转换为二进制数；以及第二寄存器，配置为存储所述第二编码器的二进制数并响应于第一时钟信号输出所存储的值作为所述第二数据信号。5.根据权利要求1所述的全数字锁相环，其中，所述数字环路滤波器包括：选择电路，配置为选择所述第一数据信号和所述第二数据信号中的一个作为所述有效数据；第一运算电路，配置为通过对所述有效数据和所述第一寄存器信号进行运算来输出第一运算信号；第一寄存器电路，配置为存储所述第一运算信号并响应于第二时钟信号输出所述第一运算信号作为所述第一寄存器信号；第二运算电路，配置为通过对所述有效数据的至少一个比特的值和所述第一寄存器信号进行运算来输出第二运算信号；以及第二寄存器电路，配置为存储所述第二运算信号并响应于第三时钟信号输出所述第二运算信号作为所述控制信号。6.根据权利要求5所述的全数字锁相环，其中，所述第一运算电路和所述第二运算电路：当所述参考信号具有比所述反馈信号早的相位时，所述第一运算电路和所述第二运算电路各自作为加法器进行运算；以及
当所述参考信号具有比所述反馈信号晚的相位时，所述第一运算电路和所述第二运算电路各自作为减法器进行运算。7.根据权利要求1所述的全数字锁相环，其中，还包括时钟发生器，所述时钟发生器配置为通过使用所述参考信号生成第一时钟信号、第二时钟信号和第三时钟信号，将所述第一时钟信号输出到所述时间
‑
数字转换电路，以及将所述第二时钟信号和所述第三时钟信号输出到所述数字环路滤波器。8.根据权利要求7所述的全数字锁相环，其中，所述时间
‑
数字转换电路响应于所述第一时钟信号将所述第一数据信号和所述第二数据信号输出到所述数字环路滤波器。9.根...

【专利技术属性】
技术研发人员：李锺硕，金永福，孙忠焕，吴锡载，贾艺株，
申请(专利权)人：硅工厂股份有限公司，
类型：发明
国别省市：