基于互连地址的QoS规则制造技术

在各种实现方式中，提供了用于包括完成方装置(306、308)、请求方装置(302、304)和互连结构(310)的集成电路的系统和方法。所述请求方装置(302、304)被配置为向所述完成方装置(306、308)生成事务，其中每个事务包括请求数据包，所述请求数据包包括与所述完成方装置(306、308)相关联的属性；并且所述互连结构(310)耦合到所述请求方装置(302、304)和所述完成方装置(306、308)。所述集成电路还能够包括QoS调节器(301、303)，所述QoS调节器被配置为基于与所述完成方装置(306、308)相关联的第一属性，标识为由所述请求方装置(302、304)生成的第一请求数据包建立第一优先级别的第一QoS值，并且修改所述第一请求数据包以包括所述第一QoS值。述第一QoS值。述第一QoS值。

【技术实现步骤摘要】
【国外来华专利技术】基于互连地址的QoS规则

技术介绍

[0001]集成电路诸如片上系统(SoC)可包括各种部件，每一个部件均为执行特定功能的专用装置，诸如中央处理单元(CPU)、图形处理单元(GPU)、片上加速器、输入/输出(IO)装置、存储器等等。各种部件可以一起操作以执行比每个部件单独可实现的任务范围更宽的任务范围。为了使部件能够一起操作，部件可以在内部通信结构(fabric)中实现，使得部件(例如，结构中的“节点”)可在彼此之间移动数据。通信结构可包括布线和逻辑，以有效地跨SoC移动数据；并且在一些情况下，互连件可以包括用于优化数据传输的逻辑，诸如高速缓存存储器。
附图说明
[0002]将参考附图描述根据本公开的各种实施方案，其中：
[0003]图1示出了包括请求方装置和完成方装置的片上系统(SoC)的示例；
[0004]图2示出了包括处理器(例如，请求方装置)、存储器(例如，完成方装置)和互连件的SoC的示例；
[0005]图3示出了根据本公开的某些方面的具有用于基于目标完成方装置向请求数据包指派QoS值的基于完成方的服务质量(QoS)调节器的SoC的示例；
[0006]图4示出了根据本公开的某些方面的耦合在请求方装置与互连结构之间的基于完成方的QoS调节器的示例内的逻辑；
[0007]图5示出了根据本公开的某些方面的用于由基于完成方的QoS调节器进行基于完成方的QoS调节的方法500的示例的流程图；
[0008]图6示出了根据本公开的某些方面的计算装置的示例；并且
[0009]图7示出了根据本公开的某些方面的包括经由一个或多个网络连接的一个或多个服务提供方计算机和/或用户装置的本文所述的特征和系统的示例性体系结构。
具体实施方式
[0010]本文公开了用于改进集成电路(例如，SoC)的性能的技术。SoC可包括可一起操作来执行多种功能的多个部件。一些部件可以为请求方装置，并且一些部件可以为完成方装置，其中请求方装置可被配置为通过指令完成方装置来执行各种功能。例如，请求方装置可以为处理器，并且完成方装置可以为存储器装置，处理器可以将数据写入该存储器装置中，并且可以从该存储器装置读取数据。处理器可发送请求数据包以从存储器装置读取以及写入到存储器装置中以执行应用来执行功能。请求数据包的服务可以由互连结构执行，该互连结构根据请求数据包的QoS值以特定顺序对请求数据包进行排队。可以根据请求数据包的来源(例如，请求方)的身份来确定QoS值。在一些情况下，SoC可以包括两个不同的存储器装置：第一存储器装置和第二存储器装置，其中第一存储器装置相比于第二存储器装置可在较高的带宽和/或较低的等待时间下操作。在这种情况下，当请求数据包被发送到两个存储器装置时，第二存储器装置的操作可使第一存储器装置的性能降级，这可最终导致SoC性
能的降级。根据本公开的某些方面，QoS调节器可基于每个请求数据包的目的地而不是仅基于其来源来设置每个请求数据包的QoS值，以策略性地通过请求方装置和完成方装置之间的互连结构来路由请求数据包。此类基于完成方的QoS调节器可以改善完成方装置的利用率和等待时间，从而整体上改善SoC的操作。
[0011]在以下描述中，将描述各种实施方案。出于解释的目的，将阐述具体的配置和细节，以便提供对实施方案的透彻理解。然而，对本领域的技术人员将明显的是，在没有具体细节的情况下也可以实践实施方案。例如，虽然本公开在某些实施方案中可以涉及SoC，但应当理解，在不脱离本公开的精神和范围的情况下，本公开可以应用于包括请求方和完成方的任何集成电路。此外，为了不模糊正在描述的实施方案，可以省略或简化众所周知的特征。
[0012]图1示出了包括请求方装置102和104以及完成方装置106和108的SoC 100的示例。在一种场景中，请求方装置102和104可以为处理器，并且完成方装置106和108可以为存储器。也可以被称为中央处理单元(CPU)的处理器可访问存储器资源以执行使处理器执行用于执行软件应用的操作的指令。SoC 100可包括一个处理器或多个处理器，其中每个处理器能够独立地执行指令集。
[0013]单个处理器可具有多个处理核心，其中每个核心可独立地执行指令集。处理核心为处理器的计算引擎，在每一个时钟循环上提取指令和数据、执行计算、输出数据并且作出关于待提取的后续指令的决策。具有多个处理器和/或多个处理核心为计算机提供了一种同时执行多个应用的方式。因此，如图1所示，请求方装置102和104可以各自为单个处理器或在单个处理器中实现的单个处理核心。尽管图1仅示出了两个请求方装置102和104以及两个完成方装置106和108，但实施方案不限于此类配置。在不脱离本公开的精神和范围的情况下，本文设想了具有更多或更少的请求方装置和/或完成方装置的其他实施方案。
[0014]除了请求方装置102和104之外，SoC 100可以包括可以向完成方装置106和108生成事务的其他请求方装置。例如，SoC 100可包括图形处理单元(GPU)、远程网络接口(RNI)、串行外围接口(SPI)、通用输入/输出(GPIO)接口、直接存储器存取单元、定制部件或能够生成到存储器的事务的任何其他部件(为了便于讨论，图1中未示出所有这些部件)。
[0015]存储器装置(例如，图1中的完成方装置106和108)可以为处理器所使用的用于临时存储正在由处理器(例如，图1中的请求方装置102或104)使用或在处理器上操作的数据的存储器装置。例如，当前正在运行的应用的代码部分可被存储在存储器装置中，而不被立即需要的代码部分可被存储在别处，诸如存储在硬盘上。又如，正在读取和/或正在写入的文件可被临时存储在存储器装置中，直到完成读取或写入操作为止，此时可将文件传输到硬盘。此类存储器装置通常被称为动态随机存取存储器(DRAM)，因为它们通常使用基于DRAM的技术(诸如，双数据速率(DDR)RAM或同步DRAM(SDRAM)等)来实现。可由处理器使用的一些其他类型的存储器装置包括存储级存储器(SCM)、高带宽存储器(HBM)和具有不同操作特性的其他类型的存储器。
[0016]为了将请求方装置102和104连接到完成方装置106和108，SoC可以包括互连结构112，该互连结构提供可以在请求方装置和完成方装置之间传输数据的途径。互连结构112可以包括布线和逻辑，以在跨SoC的节点之间有效地移动数据，如本文关于图2进一步讨论的。逻辑可以包括被配置为执行一个或多个功能的硬件部件、软件部件、或硬件部件和软件
部件的组合。
[0017]图2示出了包括处理器202和204(例如，请求方装置)、存储器装置206和208(例如，完成方装置)以及互连结构210的SoC 200的示例。处理器202和204以及存储器装置206和208在配置和操作上可基本上类似于以上参考图1所讨论的请求方装置102和104以及完成方装置106和108。因此，此类配置和操作的细节可以参考关于图1的讨论，并且为了简洁起见在本文不进行讨论。...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种集成电路，其包括：完成方装置；请求方装置，所述请求方装置被配置为向所述完成方装置生成事务，每个事务包括请求数据包，所述请求数据包包括与所述完成方装置相关联的属性；互连结构，所述互连结构耦合到所述请求方装置和所述完成方装置；以及QoS调节器，所述QoS调节器被配置为：基于与所述完成方装置相关联的第一属性来标识为由所述请求方装置生成的第一请求数据包建立第一优先级别的第一QoS值；以及修改所述第一请求数据包以包括所述第一QoS值。2.如权利要求1所述的集成电路，其中所述QoS调节器与所述请求方装置分开，并且定位在所述请求方装置和所述互连结构之间，以接收由所述请求方装置输出的所述第一请求数据包，并且将具有所述第一QoS值的所述第一请求数据包输出到所述互连结构。3.如权利要求1或2所述的集成电路，其中所述QoS调节器被集成到所述请求方装置中，使得由所述请求方装置输出的所述第一请求数据包已经包括所述第一QoS值并且被发送到所述互连结构。4.如权利要求1
‑
3中任一项所述的集成电路，其中所述第一请求数据包还包括由所述请求方装置设置的原始QoS值，并且其中通过用所述第一QoS值替换所述原始QoS值来执行对所述第一请求数据包的修改。5.如权利要求1
‑
4中任一项所述的集成电路，其中所述QoS调节器还被配置为：接收包括与所述完成方装置相关联的所述第一属性的所述第一请求数据包；从所述第一请求数据包提取所述第一属性；以及标识链接到所述第一属性的第一条目编号。6.如权利要求5所述的集成电路，其中所述QoS调节器包括：属性提取逻辑，所述属性提取逻辑耦合到所述请求方装置并且被配置为接收所述第一请求数据包并且提取所述第一属性；可配置内容可寻址存储器(CAM)或基于寄存器的匹配逻辑，其耦合到所述属性提取逻辑并且包括链接到所述第一属性的所述第一条目编号，使得能够基于所述第一属性来标识所述第一条目编号；QoS表，所述QoS表耦合到所述可配置CAM并且被配置为将所述第一QoS值链接到所述第一条目编号，使得能够基于所述第一条目编号来标识所述第一QoS值；以及QoS超控逻辑，所述QoS超控逻辑耦合到所述QoS表并且被配置为修改所述第一请求数据包以包括所述第一QoS值。7.如权利要求1
‑
6中任一项所述的集成电路，其中所述完成方装置为第一完成方装置，并且所述QoS调节器还被配置为：接收包括与不同于所述第一完成方装置的第二完成方装置相关联的第二属性的第二请求数据包；从所述第二请求数据包提取所述第二属性；基于所述第二属性标识第二QoS值，所述第二QoS值基...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：亚马逊技术股份有限公司，
类型：发明
国别省市：