用于减少继电器作动的延迟电路与方法技术

本发明专利技术主要一种用于减少继电器作动的延迟电路，应用于具有一继电器的一电源转换装置之中，且包括：一第一二极管、一第二二极管、一双极结型晶体管、以及一延迟单元。在具有该电源转换装置的一电子装置操作在一休眠模式的情况下，该延迟单元会将向该继电器传送的一电源信号执行一延时处理，将该电源信号所包含的一切换导通脉冲(Switch

【技术实现步骤摘要】
on pulse)的一起始时间延后一特定时间，且该特定时间大于该电源转换装置的一电源开关信号所包含的一开机脉冲(Power-on pulse)的一脉冲宽度。如此方式，当该电子装置操作在休眠模式时，继电器的作动便会被大幅减少或停止，从而使电子装置内的电源转换装置不会产生噪音，也同时延长了继电器的使用寿命。
[0007]为达成上述目的，本专利技术提出所述用于减少继电器作动的延迟电路的一实施例，其应用于具有一继电器的一电源转换装置之中，且包括：
[0008]一第一二极管，以其一阳极端耦接于向该继电器传送的一电源信号；
[0009]一第二二极管，以其一阴极端耦接该第一二极管的一阴极端；
[0010]一双极结型晶体管，以其一集极端与一射极端分别耦接该第二二极管的一阳极端和一参考地端；以及
[0011]一延迟单元，耦接于该双极结型晶体管的一基极端、该参考地端和该第一二极管的该阴极端与该第二二极管的该阳极端之间的一第一共接点；
[0012]其中，该第一共接点耦接至该继电器内的一线圈的一端，且该线圈的另一端耦接至该双极结型晶体管的该集极端与该第二二极管的该阳极端之间的一第二共接点；
[0013]当具有该电源转换装置的一电子装置操作在一休眠模式，该延迟单元将该电源信号所包含的一切换导通脉冲(Switch-on pulse)的一起始时间延后一特定时间，且该特定时间大于该电源转换装置的一电源开关信号所包含的一开机脉冲(Power-on pulse)的一脉冲宽度。
[0014]并且，为达成上述目的，本专利技术同时提出所述用于减少继电器作动的延迟方法的一实施例，其前述的延迟电路实现于具有一继电器的一电源转换装置之中，且包括以下步骤：
[0015](1)接收向该继电器传送的一电源信号；
[0016](2)在具有该电源转换装置的一电子装置操作在一休眠模式的情况下，将该电源信号所包含的一切换导通脉冲(Switch-on pulse)的一起始时间延后一特定时间；
[0017]其中，该特定时间大于该电源转换装置的一电源开关信号所包含的一开机脉冲(Power-on pulse)的一脉冲宽度。
[0018]在一实施例中，该开机脉冲(Power-on pulse)的该脉冲宽度为1秒，且该特定时间大于或等于1秒。
[0019]在一实施例中，该双极结型晶体管为一NPN型双极结型晶体管。
[0020]在一实施例中，该延迟单元包括一微控制器，其耦接于该双极结型晶体管的该基极端、该参考地端和该第一共接点之间。
[0021]在另一实施例中，该延迟单元包括：
[0022]一第三二极管，为一齐纳二极管，且以其一阳极端耦接该双极结型晶体管的该基极端；
[0023]一延时电阻，以其一第一端耦接该第三二极管的一阴极端，且以其一第二端耦接该第一共接点；
[0024]一第四二极管，以其一阳极端耦接该第一电阻的该第一端与该第三二极管的该阴极端之间的一第三共接点，且以其一阴极端耦接该第一电阻的该第二端；以及
[0025]一延时电容，耦接于该第三共接点与该参考地端之间；
[0026]其中，该延时电阻的一电阻值和该延时电容的一电容值组成一时间常数，且该时间常数大于该开机脉冲(Power-on pulse)的该脉冲宽度。
附图说明
[0027]图1为现有的一种电源供应装置的简易方块图；
[0028]图2为电源开关信号以及电源信号(VCCO)的工作时序图；
[0029]图3为本专利技术的一种用于减少继电器作动的延迟电路的电路架构图；
[0030]图4为电源开关信号、延迟处理前的电源信号(VCCO)、以及延迟处理后的电源信号(VCCO)的工作时序图；
[0031]图5为本专利技术的一种用于减少继电器作动的延迟电路的电路架构图；以及
[0032]图6为本专利技术的一种用于减少继电器作动的延迟方法的流程图。图中主要符号说明：
[0033]1:电源供应装置
[0034]11:桥式整流器
[0035]12:直流-直流转换器
[0036]13:热敏电阻
[0037]14:继电器
[0038]141:线圈
[0039]142:单刀双掷开关
[0040]Cin:滤波电容
[0041]2:交流电源
[0042]3:电子装置
[0043]4:延迟电路
[0044]D1:第一二极管
[0045]D2:第二二极管
[0046]D3:第三二极管
[0047]D4:第四二极管
[0048]Q1:双极结型晶体管
[0049]C1:延时电容
[0050]R1:延时电阻
[0051]41:延迟单元
[0052]RG:参考地端
[0053]CN1:第一共接点
[0054]CN2:第二共接点
[0055]CN3:第三共接点
[0056]S1-S2:步骤
[0057]1’
:电源供应装置
[0058]11
’
:桥式整流器
[0059]12
’
:直流-直流转换器
[0060]13
’
:热敏电阻
[0061]14
’
:继电器单元
[0062]Cin
’
:滤波电容
[0063]2’
:交流电源
[0064]3’
:电子装置
具体实施方式
[0065]为了能够更清楚地描述本专利技术所提出的一种用于减少继电器作动的延迟电路与方法，以下将配合图式，详尽说明本专利技术的较佳实施例。
[0066]第一实施例
[0067]图3显示本专利技术的一种用于减少继电器作动的延迟电路的电路架构图。如图3所示，本专利技术提出一种用于减少继电器作动的延迟电路4(下文简称“延迟电路4”)，其应用于一电源转换装置1之中。其中，该电源转换装置1用以向一电子装置3提供所需电源，且包括用以吸收涌浪电流的一热敏电阻13、一继电器14、一桥式整流器11、一输入滤波电容Cin、以及一直流-直流转换器12。如图3所示，本专利技术的延迟电路4主要包括：一第一二极管D1、一第二二极管D2、一双极结型晶体管(Bipolar Junction Transistor,BJT)Q1、以及一延迟单元41。
[0068]更详细地说明，该第一二极管D1以其一阳极端耦接于向该继电器14传送的一电源信号(VCCO)，且该第二二极管D2以其一阴极端耦接该第一二极管D1的一阴极端。另一方面，该双极结型晶体管Q1以其一集极端与一射极端分别耦接该第二二极管D2的一阳极端和一参考地端RG，且该延迟单元41耦接于该双极结型晶体管Q1的一基极端、该参考地端RG和该第一二极管D1的阴极端与该第二二极管D2的阳极端之间的一第一共接点CN1。值得注意的是，该第一共接点CN1耦接至该继电器14内的一线圈141的一端，且该本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种延迟电路，应用于具有一继电器的一电源转换装置之中，且包括：一第一二极管，以其一阳极端接收向该继电器传送的一电源信号；一第二二极管，以其一阴极端耦接该第一二极管的一阴极端；一双极结型晶体管，以其一集极端与一射极端分别耦接该第二二极管的一阳极端和一参考地端；以及一延迟单元，耦接于该双极结型晶体管的一基极端、该参考地端和该第一二极管的该阴极端与该第二二极管的该阳极端之间的一第一共接点；其中，该第一共接点耦接至该继电器内的一线圈的一端，且该线圈的另一端耦接至该双极结型晶体管的该集极端与该第二二极管的该阳极端之间的一第二共接点；当具有该电源转换装置的一电子装置操作在一休眠模式，该延迟单元将该电源信号所包含的一切换导通脉冲的一起始时间延后一特定时间，且该特定时间大于或等于该电源转换装置的一电源开关信号所包含的一开机脉冲的一脉冲宽度。2.根据权利要求1所述的延迟电路，其特征在于，该脉冲宽度为1秒，且该特定时间大于或等于1秒。3.根据权利要求1所述的延迟电路，其特征在于，该双极结型晶体管为一NPN型双极结型晶体管。4.根据权利要求1所述的延迟电路，其特征在于，该延迟单元包括：一第三二极管，为一齐纳二极管，且以其一阳极端耦接该双极结型晶体管的该基极端；一延时电阻，以其一第一端耦接该第三二极管的一阴极端，且以其一第二端耦接该第一共接点；一第四二极管，以其一阳极端耦接该第一电阻的该第一端与该第三二极管的该阴极端之间的一第三共接点，且以其一阴极端耦接该第一电阻的该第二端；以及一延时电容，耦接于该第三共接点与该参考地端之间；其中，该延时电阻的一电阻值和该延时电容的一电容值组成一时间常数，且该时间常数大于或等于该开机脉冲(Power-on pulse)的该脉冲宽度。5.根据权利要求1所述的延迟电路，其特征在于，该延迟单元包括一微控制器，其耦接于该双极结型晶体管的该基极端、该参考地端和该第一共接点之间。6.一种延迟方法，由一延迟电路实现于具有一继电器的一电源转换装置之中，且包括以下步骤：(1)接收向该继电器传送的一电源信号；(2)在具有该电源转换装置的一电子装置3操作在一休眠模式的情况下，将该电源信号...

【专利技术属性】
技术研发人员：潘怡安，
申请(专利权)人：广州贵冠科技有限公司，
类型：发明
国别省市：