本发明专利技术公开一种检测电路运行速度的余量的装置，该装置包含：一信号产生电路，用来产生一输入信号，该输入信号包含预设数据；一第一可调延迟电路，用来延迟该输入信号达一第一设定延迟量，以产生一延迟输入信号；一待测电路，用来执行一预定操作，以依据该延迟输入信号产生一待测信号，其中该预定操作是基于一预定操作时序；一第二可调延迟电路，用来延迟该待测信号达一第二设定延迟量，以产生一延迟待测信号；一比较电路，用来依据该预定操作时序比较该延迟待测信号所包含的数据与该预设数据，以产生一比较结果；以及一校正电路，用来依据该比较结果判断该待测电路是否通过一速度测试。比较结果判断该待测电路是否通过一速度测试。比较结果判断该待测电路是否通过一速度测试。
【技术实现步骤摘要】
检测电路运行速度的余量的装置
[0001]本专利技术涉及速度检测装置，尤其涉及检测电路运行速度的余量的装置。
技术介绍
[0002]一集成电路(IC)的运行速度受到工艺、电压、温度、老化程度等因素的影响，其中工艺在该IC被制造时决定，电压受到环境(例如：外部电源不稳定)与该IC的应用(例如：该IC或包含该IC的装置所执行的应用程序；或电压衰退(IR drop))的影响，温度受到环境(例如：天气)与该IC的应用(例如：该IC或包含该IC的装置所执行的应用程序；或IC电源(IC power))的影响，老化程度决定于该IC的剩余寿命(remaining life)。
[0003]承上所述，在工艺、电压、温度与老化程度(process,voltage,temperature,aging,PVTA)的交互影响下，不同IC的运行速度或特性相异。目前的速度分级(speed binning)技术依据ICs的运行速度将ICs分群，并为每群ICs订定规格与售价；目前的自适应电压调整(adaptive voltage scaling,AVS)技术根据每个IC的特性给予该IC适当的供应电压，以达到省电/延长寿命/高速的目的。该些技术通常都需知道IC运行速度，某些IC的运行速度主要取决于嵌入式宏电路(embedded macro)(例如：静态随机存取存储器(SRAM)/模拟区域)的速度。
[0004]目前有下列几种技术来测量IC的运行速度：
[0005]环式振荡器(ring oscillator)。此技术是通过观察环式振荡器的运行速度来推测集成电路的运行速度，缺点是：反应时间慢；以及短时间内的电压变化无法被测量。
[0006]电压计/温度计(voltage meter/temperature meter)。此技术直接测量集成电路内的电压/温度，缺点是：通常需由模拟设计来实现；电路面积大；测量结果需要被转换以得知集成电路的运行速度；以及反应时间慢。
[0007]关键路径监控(critical path monitoring)。此技术测量集成电路中的关键路径所造成的信号延迟，缺点是：设计流程复杂(因关键路径在设计晚期才会显露)；不同环境下有不同的关键路径；以及关键路径有许多而无法被全部观察。
技术实现思路
[0008]本公开的目的之一在于提供一种检测电路运行速度的余量的装置，能够避免现有技术的问题。
[0009]本公开的装置的一实施例包含一信号产生电路、一第一可调延迟电路、一待测电路、一第二可调延迟电路、一比较电路与一校正电路。该信号产生电路用来于一检测流程开始时产生一输入信号，该输入信号包含预设数据。该第一可调延迟电路耦接该信号产生电路，用来于该检测流程下延迟该输入信号达一第一设定延迟量，以产生一延迟输入信号。该待测电路耦接该第一可调延迟电路，用来于该检测流程开始后执行一预定操作，以依据该延迟输入信号产生一待测信号，其中该预定操作是基于一预定操作时序。该第二可调延迟电路耦接该待测电路，用来于该检测流程下延迟该待测信号达一第二设定延迟量，以产生
一延迟待测信号。该比较电路耦接该第二可调延迟电路，用来于该检测流程下依据该预定操作时序比较该延迟待测信号所包含的数据与该预设数据，以产生一比较结果。该校正电路耦接该比较电路，用来于该检测流程下依据该比较结果判断该待测电路是否通过一速度测试。
[0010]本公开的装置的另一实施例包含一信号产生电路、一可调延迟电路、一待测电路、一比较电路与一校正电路。该信号产生电路用来于一检测流程开始时产生一输入信号，该输入信号包含预设数据。该可调延迟电路耦接该信号产生电路，用来于该检测流程下延迟该输入信号达一设定延迟量，以产生一延迟输入信号。该待测电路耦接该可调延迟电路，用来于该检测流程开始后执行一预定操作，以依据该延迟输入信号产生一待测信号，其中该预定操作是基于一预定操作时序。该比较电路耦接该待测电路，用来于该检测流程下依据该预定操作时序比较该待测信号所包含的数据与该预设数据，以产生一比较结果。该校正电路耦接该比较电路，用来于该检测流程下依据该比较结果判断该待测电路是否通过一速度测试。
[0011]本公开的装置的又一实施例包含一信号产生电路、一待测电路、一可调延迟电路、一比较电路与一校正电路。该信号产生电路用来于一检测流程开始时产生一输入信号，该输入信号包含预设数据。该待测电路耦接该信号产生电路，用来于该检测流程开始后执行一预定操作，以依据该输入信号产生一待测信号，其中该预定操作是基于一预定操作时序。该可调延迟电路耦接该待测电路，用来于该检测流程下延迟该待测信号达一设定延迟量，以产生一延迟待测信号。该比较电路耦接该可调延迟电路，用来于该检测流程下依据该预定操作时序比较该延迟待测信号所包含的数据与该预设数据，以产生一比较结果。该校正电路耦接该比较电路，用来于该检测流程下依据该比较结果判断该待测电路是否通过一速度测试。
[0012]有关本专利技术的特征、实作与技术效果，兹配合附图作优选实施例详细说明如下。
附图说明
[0013]图1显示本公开的检测电路运行速度的余量的装置的一实施例；
[0014]图2显示第一可调延迟电路的一实施例；
[0015]图3显示第一可调延迟电路的另一实施例；
[0016]图4显示待测电路的一实施例；
[0017]图5显示待测电路的另一实施例；以及
[0018]图6显示待测电路的又一实施例。
[0019]符号说明
[0020]100：检测电路运行速度的余量的装置
[0021]110：信号产生电路
[0022]120：第一可调延迟电路
[0023]130：待测电路
[0024]140：第二可调延迟电路
[0025]150：比较电路
[0026]160：校正电路
[0027]W1：输入信号
[0028]W1'：延迟输入信号
[0029]W2：待测信号
[0030]W2'：延迟待测信号
[0031]Pass/Fail：比较结果
[0032]S
CAL
：校正信号
[0033]Ctrl：控制信号
[0034]Fail_alarm：警示通知
[0035]210：延迟单元
[0036]212：延迟元件
[0037]214：多工器
[0038]310：延迟元件
[0039]320：多工器
[0040]510：输出垫
[0041]520：输入垫
[0042]530：外部电路
[0043]610：数字至模拟转换器(DAC)
[0044]620：模拟至数字转换器(ADC)
具体实施方式
[0045]本公开包含一种检测电路运行速度的余量的装置，能够于一校正流程下快速且有效地检测电路运行速度的余量，并能于一监控流程下监控一待测电路是否通过一速度测试。
[0046]图1显示本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种检测一电路运行速度的余量的装置，该装置包含：一信号产生电路，用来于一检测流程开始时产生一输入信号，该输入信号包含预设数据；一第一可调延迟电路，耦接该信号产生电路，用来于该检测流程下延迟该输入信号达一第一设定延迟量，以产生一延迟输入信号；一待测电路，耦接该第一可调延迟电路，用来于该检测流程开始后执行一预定操作，以依据该延迟输入信号产生一待测信号，其中该预定操作是基于一预定操作时序；一第二可调延迟电路，耦接该待测电路，用来于该检测流程下延迟该待测信号达一第二设定延迟量，以产生一延迟待测信号；一比较电路，耦接该第二可调延迟电路，用来于该检测流程下依据该预定操作时序比较该延迟待测信号所包含的数据与该预设数据，以产生一比较结果；以及一校正电路，耦接该比较电路，用来于该检测流程下依据该比较结果判断该待测电路是否通过一速度测试。2.如权利要求1所述的装置，其中该检测流程是一校正流程；该第二设定延迟量为一预定延迟量；若该校正电路依据该比较结果判断该延迟待测信号所包含的数据同于该预设数据，该校正电路判断该待测电路通过该速度测试，并增加该第一设定延迟量，以及令该装置重新执行该校正流程；若该校正电路依据该比较结果判断该延迟待测信号所包含的数据异于该预设数据，该校正电路判断该待测电路未通过该速度测试，并决定该第一设定延迟量为该待测电路的一第一运行速度的余量。3.如权利要求1所述的装置，其中该检测流程是一校正流程；该第一设定延迟量为一预定延迟量；若该校正电路依据该比较结果判断该延迟待测信号所包含的数据同于该预设数据，该校正电路判断该待测电路通过该速度测试，并增加该第二设定延迟量，以及令该装置重新执行该校正流程；若该校正电路依据该比较结果判断该延迟待测信号所包含的数据异于该预设数据，该校正电路判断该待测电路未通过该速度测试，并决定该第二设定延迟量为该待测电路的一第二运行速度的余量。4.如权利要求1所述的装置，其中该检测流程是一监控流程；若该校正电路依据该比较结果判断该延迟待测信号所包含的数据同于该预设数据，该校正电路判断该待测电路通过该速度测试，并令该装置重新执行该监控流程；若该校正电路依据该比较结果判断该延迟待测信号所包含的数据异于该预设数据，该校正电路判断该待测电路未通过该速度测试，并发送一警示通知。5.一种检测一电路运行速度的余量的装置，该装置包含：一信号产生电路，用来于一检测流程开始时产生一输入信号，该输入信号包含预设数据；一可调延迟电路，耦接该信号产生电路，用来于该检测流程下延迟该输入信号达一设定延迟量，以产生一延迟输入信号；一待测电路，耦接该可调延迟电路，用来于该检测流程开始后执行一预定操作，以依据该延迟输入信号产生一待测信号，其中该预定操作是基...
【专利技术属性】
技术研发人员：郭俊仪，陈莹晏，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。