用于以高选择性刻蚀电介质阻挡层的方法技术

本发明专利技术提供了用于以相对于电介质块绝缘层的高选择性来刻蚀电介质阻挡层的方法。在一种实施例中，该方法包括：在反应器中提供衬底，衬底具有经过电介质块绝缘层而暴露的一部分电介质阻挡层；将包含Ｈ↓［２］的气体混合物流入反应器中；以及相对于电介质块绝缘层选择性地刻蚀电介质阻挡层的暴露部分。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及半导体处理技术，尤其涉及在半导体处理中以高选择性将电介质阻挡层刻蚀到电介质块绝缘(dielectric bulk insulating)层的方法。
技术介绍
集成电路已发展成可以在一个芯片上包括几百万个元件(例如晶体 管、电容器和电阻器)的复杂器件。芯片设计的发展持续地需要更快的电 路和更大的电路密度。对于更大电路密度的需求使得必须减小集成电路元 件的尺度。随着集成电路元件的尺度减小(例如亚微米尺度)，用于制造这些元 件的材料促成了它们的电性能。例如，具有低电阻的金属互连件(例如铜 和铝)在集成电路上的这些元件之间提供了导电路径。通常，金属互连件由电介质块绝缘材料彼此电隔离开。当相邻的金属 互连件之间的距离和/或电介质块绝缘材料的厚度具有亚微米尺度时，这些 互连件之间可能发生电容耦合。相邻金属互连件之间的电容耦合可能造成 串扰和/或电阻一电容(RC)延迟，这种延迟使集成电路的总体性能变 差。为了使相邻金属互连件之间的电容耦合最小化，需要低介电常数的块 绝缘材料(例如小于约4.0的介电常数)。低介电常数块绝缘材料的示例 包括二氧化硅(Si02)、硅酸盐玻璃、氟硅酸盐玻璃(FSG)和掺碳氧化 硅(SiOC)等。另外，电介质阻挡层通常将金属互连件与电介质块绝缘材料分隔开。 电介质阻挡层使金属向电介质块绝缘材料中的扩散最小化。金属向电介质 块绝缘材料中的扩散是不利的，因为这种扩赛可能影响集成电路的电性能，或使之不可工作。电介质层需要具有低介电常数，以在导电线之间维 持电介质堆叠的低k特性。电介质阻挡层还为电介质块绝缘层刻蚀处理用 作刻蚀停止层，使得下方的金属不会暴露于刻蚀环境。电介质阻挡层具有 约5.5或更低的介电常数。电介质阻挡层的示例是碳化硅(SiC)和含氮碳化硅(SiCN)等。某些集成电路元件包括多级互连结构(例如双镶嵌(damascene)结 构)。多级互连结构可以具有彼此摞在一起的两个或更多个块绝缘层、低 电介质阻挡层以及金属层。作为图1A所示的示例性双镶嵌结构，带有下 方电介质阻挡层106的块绝缘层108被堆叠在另一个此前形成的互连件 上，该互连件带有嵌入另一电介质块绝缘层102中的导电层104。在过孔/ 沟槽刻蚀处理完成、并在电介质块绝缘层108中限定了过孔/沟槽110时， 由过孔/沟槽IIO限定的暴露电介质阻挡层106被随后除去以暴露出下方的 导电层104，使得随后沉积的导电层116可以通过其连接和结合，如图1B 所示。但是，块绝缘层108与电介质阻挡层106所选择的材料的相似性使 它们之间具有相似的刻蚀特性，从而在刻蚀过程中造成了不良的选择性。 如图1C所示，随着电介质阻挡层106受到刻蚀，电介质块绝缘层108可 能同时受到反应刻蚀计微粒的侵蚀，造成层114的顶部和/或侧壁的不均匀 或锥形轮廓。在下方的导电层104与沟槽开口 IIO不对准的情况下，如图 1D所示，由于对电介质块绝缘层102的不良选择性，下方的电介质块绝缘 层102可能在电介质阻挡层106的刻蚀过程中受到侵蚀112。因此，需要一种刻蚀电介质阻挡层的方法，该方法对电介质块绝缘层 具有高选择性。
技术实现思路
本专利技术中提供了用于以相对于电介质块绝缘层的高选择性来刻蚀电介 质阻挡层的方法。在一种实施例中， 一种用于刻蚀电介质阻挡层的方法包 括在反应器中提供衬底，所述衬底具有经过电介质块绝缘层而暴露的一 部分电介质阻挡层；将包含H2的气体混合物流入所述反应器中；以及相 对于所述电介质块绝缘层选择性地刻蚀所述电介质阻挡层的暴露部分。在另一种实施例中， 一种用于刻蚀电介质阻挡层的方法包括在反应 器中提供衬底，所述衬底具有经过电介质块绝缘层而暴露的一部分电介质 阻挡层；将包含H2气体和含氟气体的气体混合物流入所述反应器中；以 及在由所述气体混合物形成的等离子体存在的情况下刻蚀所述电介质阻挡 层的暴露部分。在再一种实施例中， 一种用于刻蚀电介质阻挡层的方法包括在反应 器中提供衬底，所述衬底具有经过电介质块绝缘层而暴露的一部分电介质 阻挡层，其中，所述电介质阻挡层是含碳硅膜；将包含H2气体、含氟气 体和至少一种惰性气体的气体混合物流入所述反应器中；以及相对于所述 电介质块绝缘层选择性地刻蚀所述电介质阻挡层的暴露部分。附图说明上文简要概括了本专利技术，参照本专利技术的实施例可以以能够详细理解并 获得本专利技术的上述优点的方式了解本专利技术的更具体说明，附示了这些 实施例。图1A—1D是示例性互连结构的截面图；图2是根据本专利技术的一种实施例所用的等离子体反应器的示意性截面图；图3是根据本专利技术的一种实施例，对互连结构的电介质阻挡层去除处 理的一种实施例的流程图；图4A—4B是衬底上布置有暴露电介质阻挡层的互连结构一种实施例 的截面图。为了便于理解，在可能之处，已经用相同的标号来标记各个附图中共 同的相同要素。应当明白， 一种实施例中的要素和特征也可以有利地结合 到其他实施例中而无需进一步叙述。但是应当注意，附图只是图示了本专利技术的示例性实施例，因此不应认 为是其范围的限制，本专利技术可以应用于其他等效实施例。具体实施方式本专利技术的实施例包括用于以高选择性将电介质阻挡层刻蚀到电介质块 绝缘层的方法。这些方法通过选择性地刻蚀电介质阻挡层而基本上不侵蚀 相邻的电介质块绝缘层和/或下方的导电层以及电介质块绝缘层，而保留了 衬底上形成的特征的轮廓和尺度。高刻蚀选择性是通过利用包含氢气 (H2)的气体混合物来刻蚀电介质阻挡层而实现的。图2图示了根据本专利技术，适于执行电介质阻挡层刻蚀的等离子体源刻蚀反应器202的一种实施例的示意性截面图。适于执行本专利技术的一种这样 的刻蚀反应器是ENABLER⑧处理室，它可以从Santa Clara, California的 Applied Materials, Inc.获得。已经想到，这里所描述的电介质阻挡层刻蚀处 理可以在其他刻蚀反应器(包括来自其他制造商的反应器)中执行。在一种实施例中，反应器202包括处理室210，处理室210具有导电 室壁230。用含液体的导管(未示出)来控制室壁230的温度，所述导管 位于壁230内和/或附近。室210是高真空容器，它通过节流阀227连接到真空泵236。室壁 230连接到电接地234。衬垫231布置在室210中以覆盖壁230的内表面。 衬垫231有利于室210的原位自清洁能力，从而可以容易地从衬垫231除 去沉积在衬垫231上的副产品和残余物。处理室210还包括支撑底座216和喷头232。支撑底座216与喷头232 间隔开的关系布置在喷头232下方。支撑底座216可以包括静电卡盘 226，用于在处理过程中保持阵地200。由DC电源220控制对静电卡盘 226的供电。支撑底座216通过匹配网络224耦合到射频(RF)偏置电源222。偏 置电源222通常能够产生RF信号，该信号具有从约50kHz至约60MHz的 可调谐频率以及约0至5,000瓦特的偏置功率。可选地，偏置电源222可 以是DC源或脉冲式DC源。被支撑在支撑底座216上的衬底200的温度至少部分地通过对支撑底 座216的温度进行调节来受到控制。在一种实施例中，支撑底座216包括 冷却板(未示出)，该冷却板中形成有通道以使冷却剂流动本文档来自技高网...

【技术保护点】
一种用于刻蚀互连结构中的电介质阻挡层的方法，包括：　在反应器中提供衬底，所述衬底具有经过电介质块绝缘层而暴露的一部分电介质阻挡层；　将至少包含Ｈ↓［２］的气体混合物流入所述反应器中；以及　相对于所述电介质块绝缘层选择性地刻 蚀所述电介质阻挡层的暴露部分。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：肖莹，格拉多A戴戈迪诺，卡斯特恩施奈德，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：US[美国]