应用于电容三段式逐次逼近型模数转换器的数字校准方法技术

本发明专利技术公开了一种应用于电容三段式逐次逼近型模数转换器的数字校准方法，属于模拟集成电路领域。所述模数转换器包括栅压自举开关、数模转换模块DAC、比较器、SAR逻辑单元以及数字校准模块。该校准方法是基于线性系统的可叠加性原理，利用SAR ADC对相同的模拟信号量化两次，这两次量化分别加入大小相同极性相反的扰动失调电压

【技术实现步骤摘要】
应用于电容三段式逐次逼近型模数转换器的数字校准方法


[0001]本专利技术涉及一种可应用于电容三段式逐次逼近型模数转换器的数字校准方法，该电路在维持线性度不变的前提下，通过校准电容三段式模数转换器的失配，有效提升模数转换器的有效位数。

技术介绍

[0002]模数转换器(Analog to Digital Converter，ADC)作为连接模拟信号和数字信号的桥梁，广泛应用于各种电子领域中。目前ADC应用较为广泛的类型主要有快闪型(Flash)、∑
‑
Δ型(Sigma
‑
Delta)和流水线型(Pipelined)、逐次逼近型(Successive Approximation Register,SAR)等。
[0003]随着5G时代的到来，低功耗模数转换器的需求日益迫切，同时对其精度的要求越来越高。SAR ADC能够较好的满足低功耗、中高精度的应用要求。电容式SAR ADC中的核心单元为数模转换(DAC),多采用分段电容阵列结构，并利用电荷重分配实现数模转换功能。受制于工艺控制，电容失配将带来SAR ADC精度的严重退化，限制了有效位数以及线性度的提高。为了提高ADC的精度，必须对这种由于工艺偏差带来的失配进行校准，使设计的ADC性能能够突破工艺的限制。

技术实现思路

[0004]技术问题：本专利技术旨在针对高转换位数ADC有效量化位数退化严重的问题，提出一种应用于电容三段式逐次逼近型模数转换器的数字校准方法，基于线性叠加原理，在输入段注入扰动信号，对失配进行校准。本专利技术可以在不增加芯片面积和功耗以及维持线性度不变的前提下，校准电容三段式模数转换器失配产生的误差，提升有效位数。
[0005]技术方案：为实现上述目的，本专利技术的一种应用于电容三段式逐次逼近型模数转换器的数字校准方法采用以下步骤：
[0006]步骤一.基于线性系统叠加原理，在模数转换器ADC的采样开关输入端，以小电容的方式添加扰动信号
±
Δ
a
，关系式为Q(V
IN
±
Δ
a
)＝Q(V
IN
)
±
Q(Δ
a
)；
[0007]步骤二.将添加扰动的模拟量映射到数字域，SARADC通过二进制搜索算法将模拟信号转换为对应的数字码，输出两个N位的待处理数字码D
+
和D
‑
，具有相同的权重W＝{w
i
}(i＝0,...,N
‑
1)；比较器通过比较电容阵列输出端的差分电压，逐次得出每一位对应的数字码，并确定开关受控状态；
[0008]步骤三.校准系统根据计算出d
+
和d
‑
；其中d
+
和d
‑
为D
+
和D
‑
的权重和，b
i,
±
为N位待处理数字码的每一位值，w
i
为每一位权重值；
[0009]步骤四.在数字域减去2Δ
d
，计算出两个转换过程的误差error＝d
+
‑
d
‑
‑
2Δ
d
，error又可以写成error＝Q(V
IN
+Δ
a
)
‑
Q(V
IN
‑
Δ
a
)
‑
2Δ
d
；若系统为线性，则根据叠加原理error为零，若为非线性系统，则要对位权重进行进一步迭代；其中d
+
和d
‑
为D
+
和D
‑
的权重和，Δ
d
为Δ
a
数字域的映射，V
IN
为系统输入电压；
[0010]步骤五.若error不为零，则采用最小均方算法LMS通过迭代调整误差error逼近于0，当误差逼近于0时，各位权重W都会收敛到最佳值。
[0011]步骤六.一次完整的模数转换由一次采样阶段和两次转换阶段，分别为加入了扰动的模拟失调电压+Δ
a
和
‑
Δ
a
，当得到最优权重后，最优权重被锁存，进行下一阶段；SAR控制逻辑一方面锁存比较器的结果，并比较结果作为数字码输出；另一方面根据比较器的结果控制电容开关的切换，实现逐次逼近的过程。
[0012]其中，
[0013]所述模数转换器ADC若是线性的，其对于模拟输入的扰动在数字域中可以通过做差去除，此时失配为零，三段式逐次逼近模数转换器的位权达到最佳值。
[0014]所述模数转换器ADC若是非线性，其需要采用LMS算法通过迭代式W
i
[k+1]＝W
i
[k]‑
μ
w
error[k](b
i,+
[k]‑
b
i,
‑
[k])(i＝0,1,...,N
‑
1)以及式Δ
d
[k+1]＝Δ
d
[k]+μ
Δ
error[k]；其中W
i
为每一位的权重，Δ
d
为Δ
a
数字域的映射，μ
w
和μ
Δ
都是迭代的步长，k为迭代次数。
[0015]所述电容三段式逐次逼近型模数转换器包括栅压自举开关、数模转换器DAC、比较器、SAR逻辑以及数字校准系统；其中三段式电容阵列结构是由四个电容构成的低位段、四个电容构成的中位段、桥接电容以及六个电容构成的高位段组成，低、中、高位段的电容都是呈二进制倍增关系，低位段通过整数桥接电容与中位段相连，中位段通过分数桥接电容与高位段相连。
[0016]所述电容三段式逐次逼近型模数转换器中，中低段耦合电容C
s1
＝C和中高段耦合电容C
s2
＝(17/16)C将电容阵列分为三段，最左端是由4个电容分别为C、2C、4C、8C构成的低位段，中间是由4个电容分别为C、2C、4C、8C构成的中位段，最右边是由6个电容分别为C、C、2C、4C、8C，16C构成的高位段，其中包含有一个补偿电容C，保证整个数模转换器DAC电容阵列具有二进制权重特性，它直接连接到共模电平V
cm
。
[0017]所述电容三段式逐次逼近型模数转换器中，开关S为高线性度采样开关，接差分模拟输入信号V
in
、V
ip
；开关S1～S
13
控制电容接入参考电平V
ref
、地GND或共模电平V
cm
，这些开关连接的都是固定直流电平，采用普通的CMOS开关甚至单管开关。
[0018]有益效果：本专利技术应用于电容三本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种应用于电容三段式逐次逼近型模数转换器的数字校准方法，其特征在于所述数字校准方法包括以下步骤：步骤一.基于线性系统叠加原理，在模数转换器ADC的采样开关输入端，以小电容的方式添加扰动信号
±
Δ
a
，关系式为Q(V
IN
±
Δ
a
)＝Q(V
IN
)
±
Q(Δ
a
)；步骤二.将添加扰动的模拟量映射到数字域，SAR ADC通过二进制搜索算法将模拟信号转换为对应的数字码，输出两个N位的待处理数字码D
+
和D
‑
，具有相同的权重W＝{w
i
}(i＝0，...，N
‑
1)；比较器通过比较电容阵列输出端的差分电压，逐次得出每一位对应的数字码，并确定开关受控状态；步骤三.校准系统根据计算出d
+
和d
‑
；其中d
+
和d
‑
为D
+
和D
‑
的权重和，b
i，
±
为N位待处理数字码的每一位值，w
i
为每一位权重值；步骤四.在数字域减去2Δ
d
，计算出两个转换过程的误差error＝d
+
‑
d
‑
‑
2Δ
d
，error又可以写成error＝Q(V
IN
+Δ
a
)
‑
Q(V
IN
‑
Δ
a
)
‑
2Δ
d
；若系统为线性，则根据叠加原理error为零，若为非线性系统，则要对位权重进行进一步迭代；其中d
+
和d
‑
为D
+
和D
‑
的权重和，Δ
d
为Δ
a
数字域的映射，V
IN
为系统输入电压；步骤五.若error不为零，则采用最小均方算法LMS通过迭代调整误差error逼近于0，当误差逼近于0时，各位权重W都会收敛到最佳值。步骤六.一次完整的模数转换由一次采样阶段和两次转换阶段，分别为加入了扰动的模拟失调电压+Δ
a
和
‑
Δ
a
，当得到最优权重后，最优权重被锁存，进行下一阶段；SAR控制逻辑一方面锁存比较器的结果，并比较结果作为数字码输出；另一方面根据比较器的结果控制电容开关的切换，实现逐次逼近的过程。2....

【专利技术属性】
技术研发人员：吴金，陈宇，范少杰，郑丽霞，孙伟锋，
申请(专利权)人：东南大学，
类型：发明
国别省市：