CMOS晶体管栅极中的凹入功函数金属制造技术

晶体管栅极包括：衬底，表面上设置有一对间隔物；高ｋ电介质，保形地沉积在所述间隔物之间的衬底上；凹入功函数金属，其在高ｋ电介质上并沿着所述间隔物的侧壁的一部分保形地沉积；第二功函数金属，保形地沉积在凹入功函数金属上；以及电极金属，沉积在第二功函数金属上。所述晶体管栅极可以通过以下步骤形成：将高ｋ电介质保形地沉积在衬底上的间隔物之间的沟槽中、在高ｋ电介质上保形地沉积功函数金属、在功函数金属上沉积牺牲掩模、蚀刻所述牺牲掩模的一部分以暴露功函数金属的一部分、以及蚀刻功函数金属的暴露部分以形成凹入功函数金属。第二功函数金属和电极金属可沉积在凹入功函数金属上。

【技术实现步骤摘要】
【国外来华专利技术】CMOS晶体管栅极中的凹入功函数金属
技术介绍
在下一代集成电路的制造中，用于互补金属氧化物半导体(CMOS)的 栅电极的制造取得了进展，以高k介电材料和金属替代二氧化硅和多晶硅。 替代金属栅极工艺(replacement metal gate process)常常用于形成栅电极。 典型的替代金属栅极工艺始于在半导体衬底上、在一对间隔物之间形成高k 介电材料和牺牲栅极。在诸如退火工艺的其它处理步骤之后，将牺牲栅极 去除，并且以一个或多个金属层对所获得的沟槽进行填充。金属层可包括 功函数金属以及电极金属层。诸如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)、 电镀(EP)以及无电镀(EL)等工艺可用于沉积形成金属栅电极的一个或 更多金属层。不幸的是，随着CMOS晶体管尺寸减小，例如，随着晶体管 栅极的长度达到45nm及以下，诸如沟槽突悬以及空隙形成等问题变得越来 越具有挑战性且越来越严峻，尤其是当需要双金属栅电极时。这是因为在 较小的尺寸下，在沉积双金属层时用于形成金属栅电极的沟槽的深宽比变 得极具挑战性(aggressive)。如同本领域的普通技术人员可认识到的，这样 的高深宽比沟槽的金属化常常引起空隙形成。因此，需要改进的工艺来形成45nm节点水平及以上的CMOS晶体管 的双金属栅电极。附图说明图1A至图ID示出双金属栅电极的传统制造工艺；图2是根据本专利技术实施方式的双金属栅电极的制造方法；图3A至图3J示出执行图2的方法时形成的结构。 具体实施例方式这里所述的是形成双金属栅电极的系统和方法。在以下的说明中，示范实施方式的各个方案将使用本领域的技术人员为将其工作的实质内容传 达给其它的本领域技术人员所通用的术语进行描述。然而，对于本领域的 技术人员而言显而易见的是，本专利技术可以仅以所述多个方案中的部分来实 施。出于说明的目的，为了提供对示范实施方式的彻底理解，特定数字、 材料和结构被阐述。然而，对于本领域的技术人员而言显而易见的是，可 以在无需这些特定细节的情况下实施本专利技术。在其它情况下，将众所周知 的特征省去或简化，以防止造成示范实施方式的不易理解。将各种操作描述为多个分立的操作，从而，以最有助于理解本专利技术的 方式进行描述，然而，说明的顺序不应解释为暗示这些操作必需依赖于顺 序。事实上，这些操作不需以表述的顺序进行。本专利技术的实施方式可以为CMOS晶体管(包括栅极长度为45nm或以 下的晶体管)制造无空隙的双金属栅电极。双金属栅电极形成于沟槽中， 并且包括多个金属层，所述多个金属层包括至少两个功函数金属层和至少 一个电极金属层(也称为填充金属层)。根据本专利技术的实施方式， 一个功函 数金属层由凹入功函数金属层构成，所述凹入功函数金属层使得沟槽的入 口更宽，由此使沟槽具有挑战性较小的深宽比。随后沟槽的金属化可产生 无空隙的双金属栅电极。图1A至图lD示出在高k介电材料上形成双金属栅电极的传统工艺， 以供参考。图1A示出衬底100，在衬底100上可形成双金属栅电极。衬底 100可以是体硅或绝缘体上硅衬底以及其他材料。衬底100包括本领域熟知 的间隔物102和隔离结构104。例如，间隔物102可使用氮化硅形成，而隔 离结构104可以是诸如层间电介质(ILD，如图1所示)、二氧化硅层或浅 沟槽隔离(STI)结构等结构。间隔物102之间为沟槽区106，在沟槽区106 中可形成栅电极。图1B示出衬底100上和沟槽106中高k栅极介电层108的沉积。如图 所示，高k栅极介电层108保形地覆盖其所沉积的表面，包括沟槽106的 底部和侧壁。在沉积高k栅极介电层108之后可以进行一个或更多工艺， 诸如沉积牺牲栅极，然后进行退火工艺来提高高k介电层108的质量。如 果采用了牺牲栅极，可在随后将其去除，并以一个或更多金属层替代。例如，在去除可选的牺牲栅极之后，图1C示出在沟槽106中沉积一个7或多个功函数金属层。这里采用两个功函数金属层，第一功函数金属层iio和第二功函数金属层112。这两个功函数金属层110和112形成双金属栅电 极。如图所示，沟槽106的深宽比随着所沉积的各层而增大。在沉积两个 功函数金属层110和112之后，留下的待填充的沟槽间隙的深宽比具有很 高挑战性。图1D示出在沟槽106中沉积电极金属层114。电极金属层114用于完 成双金属栅电极的形成。经常使用比常规用作功函数金属的金属更易于抛 光的填充金属来形成电极金属层114。如图1D所示，沟槽106的高深宽比 导致在沉积电极金属层114期间出现沟槽突悬，从而引起沟槽106中产生 空隙116。空隙116的出现增加了双金属栅电极的电阻并使其可靠性降低。为了解决这个问题，本专利技术的方法提供一种能够形成无空隙的双金属 栅电极的制造工艺。图2是根据本专利技术实施方式的形成双金属栅电极的方 法200。图3A至图3J示出执行图2的方法200时形成的结构。为了清楚起 见，在讨论方法200期间将参照图3A至图3J的结构。本领域的技术人员 可认识到，根据需要可将方法200整合到替代金属栅极工艺中。始于方法200，提供包括至少一对间隔物的衬底，其中所述间隔物被沟 槽分离(图2的工艺202)。如上所述，所述衬底可由半导体处理中通用的 结构构成，诸如体硅或绝缘体上硅结构。在其它实施方式中，衬底可使用 可以或不可以与硅结合的备选材料形成，包括但不限于锗、锑化铟、碲化 铅、砷化铟、磷化铟、砷化镓或者锑化镓。尽管这里描述了可形成衬底的 材料的几个实例，但是可用作构建半导体器件的基础的任何材料都落入本 专利技术的精神和范围内。间隔物可由诸如氮化硅、氧化硅、碳化硅、或各种 低k氮化物或氧化物材料中任一种的材料形成。参照图3A，其示出衬底300包括一对间隔物302。间隔物被沟槽304 分离。衬底300也可以包括其它结构，例如ILD层306和STI结构(未示 出)。接下来，在沟槽中沉积高k栅极介电层(图2的工艺204)。可采用保 形沉积工艺来沉积高k栅极介电层，例如CVD或ALD工艺。可用于高k 栅极介电层的材料包括但不限于二氧化铪、氧化铪硅、氧化镧、氧化镧铝、 氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽和铌酸铅锌。尽管这里描述了可用于形成高k 栅极介电层的材料的几个实例，但是所述层可以由其它材料制成。在将方法200整合到替代金属栅极工艺中的实施方式中，可以对高k介电层进行 其它处理，例如退火工艺，以提高高k介电层的质量。图3B示出在沟槽304中保形地沉积的高k栅极介电层308。如图所示， 因为高k栅极介电层308被保形地沉积，所以所述层308将形成在沟槽304 的侧壁以及沟槽304的底部上。高k栅极介电层308也将形成在ILD层306 上。在一些实施方式中，高k栅极介电层308可以小于约60埃(A)厚， 并且经常介于约5 A厚与约40 A厚之间。高k介电层308的厚度可以根据 将形成的栅电极的需要而改变。在备选工艺流程中，在形成间隔物之前，可通过减成工艺形成高k栅 极介电层。例如，在衬底上可形成高k介电层并对其进行回蚀来形成平面 高k栅极介电层。然后，在高k栅极介电层的相对侧可形成间隔物。在此 备选实施方式中，高k栅极介电本文档来自技高网...

【技术保护点】
一种装置，包括：　衬底；　一对间隔物，设置在所述衬底的表面上；　高ｋ介电层，保形地沉积在所述一对间隔物之间的所述衬底的表面上和所述间隔物的侧壁上；　凹入功函数金属层，沿着所述一对间隔物之间的所述衬底的表面并沿着所述间 隔物的侧壁的一部分，保形地沉积在所述高ｋ介电层上；　第二功函数金属层，保形地沉积在所述凹入功函数金属层和所述一对间隔物上；以及　电极金属层，沉积在所述第二功函数金属层上。

【技术特征摘要】
【国外来华专利技术】US 2006-5-9 11/431,3881、一种装置，包括衬底；一对间隔物，设置在所述衬底的表面上；高k介电层，保形地沉积在所述一对间隔物之间的所述衬底的表面上和所述间隔物的侧壁上；凹入功函数金属层，沿着所述一对间隔物之间的所述衬底的表面并沿着所述间隔物的侧壁的一部分，保形地沉积在所述高k介电层上；第二功函数金属层，保形地沉积在所述凹入功函数金属层和所述一对间隔物上；以及电极金属层，沉积在所述第二功函数金属层上。2、 根据权利要求1所述的装置，其中所述衬底包括半导体材料，而所 述间隔物包括氮化硅。3、 根据权利要求1所述的装置，其中所述高k介电层包括氧化铪、 氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧 化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅铳钽或铌酸铅 锌。4、 根据权利要求1所述的装置，其中所述凹入功函数金属层是U 形的。5、 根据权利要求1所述的装置，其中所述凹入功函数金属层和所述第 二功函数金属层均包括从钌、钯、铂、钴、镍、导电金属氧化物、氧化钌、 铪、锆、钛、钽、铝、碳化铪、碳化锆、碳化钛、碳化钽以及碳化铝构成 的组中选择的至少一种金属。6、 根据权利要求l所述的装置，其中所述电极金属包括钨、铝、铜或低电阻率金属。7、 根据权利要求1所述的装置，还包括 源极区，邻近于所述间隔物中的一个； 漏极区，邻近于所述间隔物中的另一个；以及 沟道区，在所述高k介电层下方。8、 一种方法，包括提供具有由沟槽分离的一对间隔物的衬底； 将高k介电层保形地沉积在所述间隔物之间的所述沟槽中； 将第一功函数金属层保形地沉积在所述沟槽中、所述高k介电层上； 将牺牲掩模材料沉积在所述沟槽中、所述第一功函数金属层上； 蚀刻所述牺牲掩模材料的一部分，直到其为所述沟槽高度的大约二分 之一至四分之三，以暴露所述第一功函数金属层的一部分；蚀刻所述第一功函数金属层的暴露部分，以形成凹入功函数金属层； 蚀刻剩余的牺牲掩模材料；在所述凹入功函数金属层上保形地沉积第二功函数金属层； 在所述第二功函数金属层上沉积电极金属层；以及 至少对所述电极金属层进行平面化。9、 根据权利要求8所述的方法，其中所述第一功函数金属层和所述第 二功函数金属层均包括从钌、钯、钼、钴、镍、导电金属氧化物、氧化钌、 铪、锆、钛、钽、铝、碳化铪、碳化锆、碳化钛、碳化钽以及碳化铝构成 的组中选择的至少一种金属。10、 根据权利要求8所述的方法，其中所述牺牲掩模材料包括SOG材 料、SLAM材料或BA...

【专利技术属性】
技术研发人员：W拉赫马迪，B麦金太尔，MK哈珀，SM乔希，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]