数据处理方法、装置、缓存器、处理器及电子设备制造方法及图纸

本申请实施例提供一种数据处理方法、装置、缓存器、处理器及电子设备，其中数据处理方法包括接收数据处理请求，所述数据处理请求所请求的数据包括适于存储于至少两个缓存单元的数据，且各个所述缓存单元的数据的主存地址连续；当满足映射关系的各个缓存单元的主存地址信息中包括全部所述主存地址时，对各个所述主存地址对应的数据同时进行数据处理。本申请实施例可以提高带宽，进而提高数据传输效率。进而提高数据传输效率。进而提高数据传输效率。

【技术实现步骤摘要】
数据处理方法、装置、缓存器、处理器及电子设备


[0001]本申请实施例涉及计算机领域，具体涉及一种数据处理方法、装置、缓存器、处理器及电子设备。

技术介绍

[0002]在典型计算机结构中，通常包含处理器和多级存储器。多级存储器中，主存储器存储指令和数据。处理器从主存储器中获取指令和相应的数据，执行指令，并将结果数据写回到主存储器中。此外，在处理器和主存储器之间，通常有一级或多级高速缓冲存储器(Cache)。高速缓冲存储器用于降低处理器读取指令和数据的时间。当处理器需要读取主存储器中某个地址数据时，它首先检查该数据是否存在于高速缓存器中。如果高速缓存器中包含该数据，则处理器直接从高速缓存器中读取该数据，从高速缓存器中读取数据要远快于从主存储器中读取数据。否则的话，高速缓存器从主存储器中读取该数据，存放在高速缓存器中，并返回给主存储器。
[0003]当处理器运算速度提高，对数据需求量加大时，需要提升数据获取效率，cache间的数据通道宽度乘以单位时间通道可以传递数据的次数，即为带宽，其表明了cache在单位时间可以获取的最大数据量，为了提升数据获取效率就需要提高带宽。
[0004]因此，如何提高带宽，进而提高数据传输效率，就成为本领域技术人员需要解决的技术问题。

技术实现思路

[0005]有鉴于此，本申请实施例提供一种数据处理方法、装置、缓存器、处理器及电子设备，以实现提高带宽，进而提高数据传输效率。
[0006]为实现上述目的，本申请实施例提供如下技术方案。
[0007]第一方面，本申请实施例提供一种数据处理方法，包括：
[0008]接收数据处理请求，所述数据处理请求所请求的数据包括适于存储于至少两个缓存单元的数据，且各个所述缓存单元的数据的主存地址连续；
[0009]当满足映射关系的各个缓存单元的主存地址信息中包括全部所述主存地址时，对各个所述主存地址对应的数据同时进行数据处理，其中，所述满足映射关系的各个缓存单元，是指所述数据处理请求中的主存地址所对应的缓存单元。
[0010]第二方面，本申请实施例提供一种数据处理装置，包括：
[0011]数据处理请求模块，适于接收数据处理请求，所述数据处理请求所请求的数据包括适于存储于至少两个缓存单元的数据，且各个所述缓存单元的数据的主存地址连续；
[0012]数据处理模块，适于当满足映射关系的各个缓存单元的主存地址信息中包括全部所述主存地址时，对各个所述主存地址对应的数据同时进行数据处理，其中，所述满足映射关系的各个缓存单元，是指所述数据处理请求中的主存地址所对应的缓存单元。
[0013]第三方面，本申请实施例提供一种缓存器，包括一级缓存和二级缓存，所述一级缓
存的至少两个缓存单元和所述二级缓存的至少两个缓存单元同时映射，且所述一级缓存和所述二级缓存均包括如上述第二方面所述的数据处理装置。
[0014]第四方面，本申请实施例提供一种处理器，所述处理器执行计算机可执行指令，以实现如上述第一方面所述的数据处理方法。
[0015]第五方面，本申请实施例提供一种电子设备，包括如上述第四方面所述的处理器。
[0016]本申请实施例所提供的数据处理方法，当接收到的数据处理请求所请求的数据包括适于存储于至少两个缓存单元的数据，且各个所述缓存单元的数据的主存地址连续时，分别确定各个缓存单元中的主存地址是否均命中，即各个缓存单元的主存地址信息中是否包括了全部所述主存地址，如果是，那么对主存地址对应的数据同时进行数据处理，从而可以同时对至少两个缓存单元的数据同时进行处理。
[0017]可见，本申请实施例所提供的数据处理方法，所接收的一个数据处理请求至少对应两个缓存单元，各个缓存单元同时进行是否命中的判断，并在命中时，同时处理各个缓存单元的数据，可以在无需改变缓存单元大小的情况下，增大各级缓存间、缓存与计算单元间以及缓存与主存间的数据通道宽度，提高数据传输效率，并且可以避免加宽缓存单元所需要的映射关系改变，以及由此带来的工作量的增加，可以实现在较小工作量的基础上，提高带宽，进而提高数据传输效率的提高；进一步地，在读写请求的数量比例不一致的情况下，还可以在相邻两级传输之间改变读写请求的数据传输带宽比例，使得数据传输更满足使用要求。
附图说明
[0018]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0019]图1为计算机结构的结构示意图；
[0020]图2为一种缓存单元的结构示意图；
[0021]图3为一种数据处理请求的结构示意图；
[0022]图4为本申请实施例所提供的数据处理方法的一流程图；
[0023]图5为本申请实施例所提供的数据处理方法的数据处理请求的结构示意图；
[0024]图6为本申请实施例所提供的数据处理方法的另一流程图；
[0025]图7为本申请实施例所提供的数据处理方法的实现示例图；
[0026]图8为本申请实施例所提供的数据处理方法的另一示例图；
[0027]图9为本申请实施例所提供的数据处理方法的再一流程图；
[0028]图10为本申请实施例所提供的数据处理装置的框图；
具体实施方式
[0029]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他
实施例，都属于本申请保护的范围。
[0030]下面对现有的缓存技术进行介绍。图1示出了计算机结构的结构示意图。如图1所示，计算机结构主要包括处理器100、高速缓存和主存130，高速缓存包括一级高速缓存110和二级高速缓存120。
[0031]其中，处理器100，可以是中央处理器，也可以是图形处理器或通用图形处理器。本申请实施例所有所述的处理器都是指功能意义上的处理器，即具有逻辑运算和控制功能的运算和控制核心，而不是从产品封装上看的包含高速缓存在内的一个封装盒，本申请实施例所述的处理器可能对应某些文献里所描述的处理器的物理核心。
[0032]高速缓存，分为多级高速缓存，一级高速缓存110存储量最小，二级高速缓存120比一级大，后面以此类推，在极小存储量的一级高速缓存110中有时还会区分成指令高速缓存和数据高速缓存，只有数据高速缓存可以存储数据，这进一步减小了一级高速缓存可以存储的数据大小。一般一个处理器100独享一个一级高速缓存110，多个处理器共享一个二级高速缓存120，在一些实施例中，也可以是一个处理器独享一个一级高速缓存110和一个二级高速缓存120，多个处理器共享一个三级高速缓存，后面以此类推，处理器1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据处理方法，其特征在于，包括：接收数据处理请求，所述数据处理请求所请求的数据包括适于存储于至少两个缓存单元的数据，且各个所述缓存单元的数据的主存地址连续；当满足映射关系的各个缓存单元的主存地址信息中包括全部所述主存地址时，对各个所述主存地址对应的数据同时进行数据处理，其中，所述满足映射关系的各个缓存单元，是指所述数据处理请求中的主存地址所对应的缓存单元。2.如权利要求1所述的数据处理方法，其特征在于，还包括：当满足映射关系的各个缓存单元的主存地址信息中未包括全部所述主存地址时，将缺失的各个所述主存地址分别写入各个待处理缓存单元，其中，各个所述待处理缓存单元的原有的主存地址信息，均异于所述数据处理请求的数据所对应的各个所述主存地址。3.如权利要求2所述的数据处理方法，其特征在于，所述待处理缓存单元包括待替换缓存单元和空闲缓存单元中的至少一者。4.如权利要求3所述的数据处理方法，其特征在于，所述待替换缓存单元通过最近最少使用原则RLU确定。5.如权利要求1所述的数据处理方法，其特征在于，所述数据处理请求包括数据读取请求，所述当满足映射关系的各个缓存单元的主存地址信息中包括全部所述主存地址时，对各个所述主存地址对应的数据同时进行数据处理的步骤，包括：当满足映射关系的各个缓存单元的主存地址信息中包括全部所述主存地址时，同时返回全部所述主存地址对应的数据。6.如权利要求2所述的数据处理方法，其特征在于，所述数据处理请求包括数据读取请求，所述当满足映射关系的各个缓存单元的主存地址信息中未包括全部所述主存地址时，将缺失的各个所述主存地址分别写入各个待处理缓存单元的步骤之后，还包括：生成并发送读取缺失的各个所述主存地址所对应的数据的缺失数据读取请求。7.如权利要求6所述的数据处理方法，其特征在于，所述生成读取缺失的各个所述主存地址所对应的数据的新数据处理请求的步骤包括：生成分别读取缺失的各个所述主存地址所对应的数据的各个缺失数据读取请求，所述缺失数据读取请求的数量与所述缺失的各个所述主存地址的数量相同；所述数据处理方法还包括：当接收到全部与缺失的各个所述主存地址对应的数据时，同时返回全部主存地址对应的数据。8.如权利要求6所述的数据处理方法，其特征在于，所述生成读取缺失的各个所述主存地址所对应的数据的缺失数据读取请求的步骤包括：获取缺失的各个所述主存地址中地址连续的主存地址，得到各个连续主存地址；根据各个所述连续主存地址，生成读取缺失的各个所述连续主存地址所对应的数据的连续缺失数据读取请求；所述数据处理方法还包括：当接收到全部与缺失的各个所述主存地址对应的数据时，同时返回全部主存地址对应的数据。9.如权利要求1所述的数据处理方法，其特征在于，所述数据处理请求包括数据写入请
求，所述当满足映射关系的各个缓存单元的主存地址信息中包括全部所述主存地址时，对各个所述主存地址对应的数据同时进行数据处理的步骤，包括：当满足映射关系的各个缓存单元的主存地址信息中包括全部所述主存地址时，同时接收各个所述主存地址所对应的数据，并将各个所述数据写入相对应的所述缓存单元。10.如权利要求2所述的数据处理方法，其特征在于，所述数据处理请求包括数据写入请求，所述当满足映射关系的各个缓存单元的主存地址信息中未包括全部所述主存地址时，将缺失的各个所述主存地址分别写入各个待处理缓存单元的步骤之后，还包括：同时接收各个所述主存地址所对应的数据，并将各个所述数据写入相对应的所述缓存单元。11.如权利要求1
‑
10任一项所述的数据处理方法，其特征在于，所述数据处理请求还包括数据处理请求类型标识，所述数据处理请求类型标识用于标识所述数据处理请求所请求的数据包括适于存储于至少两个缓存单元的数据。12.如权利要求11所述的数据处理方法，其特征在于，所述数据处理请求类型标识的实现方式包括增加主存地址数量标识位或增加请求类型标识种类。13.一种数据处理装置，其特征在于，包括：数据处理请求模块，适于接收数据处理请求，所述数据处理请求所请求的数据包括适于存储于至少两个缓存单元的数据，且各个所述缓存单元的数据的主存地址连续；数据处理模块，适于当满足映射关系的各个缓存单元的主存地址信息中包括...

【专利技术属性】
技术研发人员：翟海峰，左航，王森，潘于，梅程强，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：