环回测试电路、并串行与串并行转换器及环回测试方法技术

本申请提出一种环回测试电路、并串行与串并行转换器及环回测试方法，该电路包括：发送通道，用于接收并传输并行测试数据，其中，并行测试数据由测试控制端的发送端发送；接收通道，与测试控制端的接收端连接；至少一个环回电路，环回电路与发送通道及接收通道形成至少一条环回路径，环回电路用于在对应的环回路径闭合的情况下，将并行测试数据或中间信号通过对应的环回路径传输至测试控制端的接收端，其中，中间信号是并行测试数据经过发送通道和/或接收通道处理后得到的。本申请通过在SerDes中添加不同的环回电路，选择不同的环回电路形成不同的环回路径实现不同的环回测试，以达到通过排查定位问题节点的目的。通过排查定位问题节点的目的。通过排查定位问题节点的目的。

【技术实现步骤摘要】
环回测试电路、并串行与串并行转换器及环回测试方法


[0001]本申请涉及通信
，尤其涉及一种环回测试电路、并串行与串并行转换器及环回测试方法。

技术介绍

[0002]现有技术中SerDes环回测试的路径是覆盖PCS功能模块路径或者PMA功能模块路径的环回，没有在SerDes和逻辑用户接口交界的环回测试路径。因此，当环回测试发现问题时难以判断是用户逻辑问题还是SerDes内部路径出现的问题。

技术实现思路

[0003]为了解决现有技术中SerDes环回测试过程中难以定位发生故障的节点的技术问题。本申请提供了一种环回测试电路、并串行与串并行转换器及环回测试方法，其主要目的在于通过设计不同环回路径进行环回测试通过排查方式定位具体的故障节点。
[0004]为实现上述目的，本申请提供了一种环回测试电路，环回测试电路包括：
[0005]发送通道，用于接收并传输并行测试数据，其中，并行测试数据由测试控制端的发送端发送；
[0006]接收通道，与测试控制端的接收端连接；
[0007]至少一个环回电路，环回电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种环回测试电路，其特征在于，所述电路包括：发送通道，用于接收并传输并行测试数据，其中，所述并行测试数据由测试控制端的发送端发送；接收通道，与所述测试控制端的接收端连接；至少一个环回电路，所述环回电路与所述发送通道及接收通道形成至少一条环回路径，所述环回电路用于在对应的环回路径闭合的情况下，将所述并行测试数据或中间信号通过对应的环回路径传输至所述测试控制端的接收端，其中，所述中间信号是所述并行测试数据经过所述发送通道和/或接收通道处理后得到的。2.根据权利要求1所述的电路，其特征在于，所述至少一个环回电路包括第一环回电路；所述第一环回电路的第一输入端与所述发送通道中第一桥接器的输出端连接、第二输入端与所述接收通道中的其他模块的输出端连接，所述第一环回电路的输出端通过所述接收通道中第二桥接器与所述测试控制端的接收端连接，其中，从所述第一桥接器依次经所述第一环回电路的第一输入端、第二桥接器形成第一环回路径，所述第一环回电路用于在所述第一环回路径闭合的情况下，将所述并行测试数据通过所述第一环回路径传输至所述测试控制端的接收端。3.根据权利要求1所述的电路，其特征在于，所述至少一个环回电路包括第二环回电路；所述第二环回电路的第一输入端与所述发送通道中第一桥接器的输出端连接、第二输入端与所述接收通道中的其他模块的输出端连接，所述第二环回电路的输出端依次通过所述接收通道中第二缓存器、第二桥接器与所述测试控制端的接收端连接，其中，从所述第一桥接器依次经所述第二环回电路的第一输入端和输出端、第二缓存器、第二桥接器形成第二环回路径，所述第二环回电路用于在所述第二环回路径闭合的情况下，将所述并行测试数据通过所述第二环回路径传输至所述测试控制端的接收端。4.根据权利要求1所述的电路，其特征在于，所述至少一个环回电路包括第三环回电路；所述第三环回电路的第一输入端与所述发送通道中第一缓存器的输出端连接、第二输入端与所述接收通道中的其他模块的输出端连接，所述第三环回电路的输出端依次通过所述接收通道中第二缓存器、第二桥接器与所述测试控制端的接收端连接，其中，从所述第一桥接器依次经所述第一缓存器、所述第三环回电路的第一输入端和输出端、第二缓存器、第二桥接器形成第三环回路径，所述第三环回电路用于在所述第三环回路径闭合的情况下，将所述并行测试数据通过所述第三环回路径传输至所述测试控制端的接收端。5.根据权利要求1所述的电路，其特征在于，所述至少一个环回电路包括第一环回电路和第二环回电路；所述第一环回电路的第一输入端与所述发送通道中第一桥接器的输出端连接、第二输入端与所述接收通道中第二缓存器的输出端连接，所述第一环回电路的输出端通过所述接
收通道中第二桥接器与所述测试控制端的接收端连接，其中，从所述第一桥接器依次经所述第一环回电路的第一输入端和输出端、第二桥接器形成第一环回路径；所述第二环回电路的第一输入端与所述发送通道中第一桥接器的输出端连接、第二输入端与所述接收通道中的其他模块的输出端连接，所述第二环回电路的输出端依次通过所述接收通道中第二缓存器、第一环回电路的第二输入端和输出端、第二桥接器与所述测试控制端的接收端连接，其中，从所述第一桥接器依次经所述第二环回电路的第一输入端和输出端、第二缓存器、第一环回电路的第二输入端和输出端、第二桥接器形成第四环回路径；所述第一环回电路用于在所述第一环回路径闭合且第四环回路径断开的情况下，将所述并行测试数据通过所述第一环回路径传输至所述测试控制端的接收端；所述第二环回电路用于在所述第一环回路径断开且第四环回路径闭合的情况下，将所述并行测试数据通过所述第四环回路径传输至所述测试控制端的接收端。6.根据权利要求1所述的电路，其特征在于，所述至少一个环回电路包括第一环回电路和第三环回电路；所述第一环回电路的第一输入端与所述发送通道中第一桥接器的输出端连接、第二输入端与所述接收通道中第二缓存器的输出端连接，所述第一环回电路的输出端通过所述接收通道中第二桥接器与所述测试控制端的接收端连接，其中，从所述第一桥接器依次经所述第一环回电路的第一输入端和输出端、第二桥接器形成第一环回路径；所述第三环回电路的第一输入端与所述发送通道中第一缓存器的输出端连接、第二输入端与所述接收通道中的其他模块的输出端连接...

【专利技术属性】
技术研发人员：项圣文，刘应，彭祥吉，
申请(专利权)人：深圳市紫光同创电子有限公司，
类型：发明
国别省市：