半导体器件及其制造方法技术

公开了一种半导体器件及其制造方法，该半导体器件包括：衬底；形成在衬底的第一部分上方的第一晶体管，其中第一晶体管包括包含N个纳米片的第一纳米片堆叠；和位于衬底的第二部分上方的第二晶体管，其中第二晶体管包括包含M个纳米片的第二纳米片堆叠，其中N不同于M，其中第一和第二纳米片堆叠形成在彼此垂直偏移的第一和第二衬底区域上。的第一和第二衬底区域上。的第一和第二衬底区域上。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本专利技术的实施例涉及半导体器件及其制造方法。

技术介绍

[0002]半导体器件用于各种电子应用中，诸如个人计算机、手机、数码相机和其他电子设备。通过在半导体衬底上顺序沉积绝缘层或介电层、导电层和半导体材料层，并使用光刻对各种材料层进行图案化以在其上形成电路部件和元件来制造半导体器件。随着半导体工业发展到纳米技术工艺节点以追求更高的器件密度、更高的性能和更低的成本，来自制造和设计问题的挑战导致了三维设计的发展。
[0003]半导体集成电路(IC)产业经历了快速增长。IC材料和设计的技术进步已经产生了几代IC，每一代都比上一代具有更小、更复杂的电路。半导体行业向纳米技术工艺节点的发展也导致了三维设计的发展，例如，全环绕栅极(GAA)器件。
[0004]尽管GAA器件的优势包括减少短沟道效应和增加电流，但随着部件尺寸和间距的不断减小，相关的制造工艺继续变得更具挑战性。

技术实现思路

[0005]根据本专利技术实施例的一个方面，提供了一种半导体器件，包括：衬底；第一晶体管，位于衬底的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底；第一晶体管，位于所述衬底的第一部分上方，其中，第一晶体管包括N个纳米片的第一纳米片堆叠；以及第二晶体管，位于所述衬底的第二部分上方，其中，第二晶体管包括M个纳米片的第二纳米片堆叠，其中N与M不同。2.根据权利要求1所述的半导体器件，还包括：隔离区域，将所述第一晶体管和所述第二晶体管分隔开。3.根据权利要求2所述的半导体器件，其中，所述隔离区域还包括延伸到所述第一晶体管和所述第二晶体管之间的所述衬底中的介电结构。4.根据权利要求1所述的半导体器件，其中，N和M都是整数并且每个具有从1到5的值。5.根据权利要求1所述的半导体器件，其中，所述衬底的所述第一部分的上表面限定第一平面；以及所述衬底的所述第二部分的上表面限定第二平面，其中，所述第一平面与所述第二平面之间存在第一垂直偏移。6.根据权利要求5所述的半导体器件，其中，所述第一垂直偏移在10nm至60nm的范围内；以及N和M满足关系N<M。7.根据权利要求5所述的半导体器件，其中，所述第一垂直偏移距离至多是单个纳米片的厚度的两倍。8.根据权利要求5所述的半导体器件，还包括：第三晶体管，位于所述衬底的第三部分上方，其中，所述第三晶体管包括O个纳米片的第三纳米片堆叠，其中O与N和M中的每个不同。9.一种制造半导体器件的方法，包括：在半导体衬底的第一部分的顶面上形成掩模图案；氧化未掩蔽的所述半导体衬底的第二部分以在所述半导体衬...

【专利技术属性】
技术研发人员：邱德馨，萧锦涛，方上维，林威呈，曾健庭，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：