半导体器件和制造方法技术

提供了一种半导体器件以及制造方法，其中，从嵌入在密封剂内的半导体管芯去除粘合剂，并且利用界面材料从半导体器件去除热量。粘合剂的去除留下邻接半导体的侧壁的凹进，并且填充凹进。且填充凹进。且填充凹进。

【技术实现步骤摘要】
半导体器件和制造方法


[0001]本申请的实施例涉及半导体器件和制造方法。

技术介绍

[0002]由于各种电子组件(例如晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速的增长。大多数情况下，集成密度的提高可以从迭代减小最小特征尺寸、从而允许更多组件集成至给定区域中来获得。随着对缩小的电子器件的需求的增长，已经出现了对更小并且更具创造性的半导体管芯的封装技术的需求。这种封装系统的一个示例是封装上封装(PoP)技术。在PoP器件中，顶部半导体封装件堆叠在底部半导体封装件的顶部，以提供高级别的集成度和组件密度。PoP技术通常能够在印刷电路板(PCB)上生产具有增强的功能和小的占位面积的半导体器件。

技术实现思路

[0003]本申请的实施例提供了一种半导体器件，包括：密封剂，密封半导体管芯和贯穿通孔，其中，所述密封剂具有弯曲的侧壁，其中，邻接所述弯曲的侧壁的所述半导体管芯的侧壁的部分暴露出来；界面材料，位于所述半导体管芯上方；以及底部填充材料，位于所述界面材料周围。
[0004]本申请的实施例提供了一种半导体器件，包括：界面材料，在第一封装件和半导体管芯之间延伸，所述第一封装件通过贯穿通孔电连接至所述半导体管芯，所述贯穿通孔具有大于所述半导体管芯的高度；密封剂，围绕所述贯穿通孔和所述半导体管芯，所述密封剂具有与所述半导体管芯的侧壁交界的弯曲的表面；以及底部填充材料，围绕所述界面材料，并且在所述第一封装件和所述密封剂之间延伸。
[0005]本申请的实施例还提供一种制造半导体器件的方法，所述方法包括：放置半导体管芯使得邻接贯穿通孔，其中，在所述放置所述半导体管芯之后，粘合剂覆盖所述半导体管芯的侧壁的至少一部分；放置密封剂使得位于所述半导体管芯和所述贯穿通孔之间，并且与所述粘合剂物理接触；去除所述粘合剂；放置界面材料使得位于所述半导体管芯上方，但是并不位于所述贯穿通孔上方；放置封装件使得与所述界面材料物理接触，其中，所述放置所述封装件使得压缩所述界面材料；以及放置底部填充物使得位于所述封装件和所述半导体管芯之间。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1示出了根据一些实施例的集成电路管芯的截面图；
[0008]图2示出了根据一个实施例的载体衬底上的粘合层；
[0009]图3示出了根据一个实施例的贯穿通孔的形成；
[0010]图4A
‑
图4B示出了根据一个实施例的集成电路管芯的布置；
[0011]图5示出了根据一个实施例的密封剂；
[0012]图6示出了根据一个实施例的密封剂的平坦化；
[0013]图7
‑
图10示出了根据一个实施例的再分布结构的形成；
[0014]图11示出了根据一个实施例的凸块下金属化件的布置；
[0015]图12示出了根据一个实施例的导电连接器的形成；
[0016]图13示出了根据一个实施例的载体衬底的去除；
[0017]图14A
‑
图14C示出了根据一个实施例的粘合剂的去除；
[0018]图15示出了根据一个实施例的界面材料的布置；
[0019]图16示出了根据一个实施例的封装件的布置；
[0020]图17示出了根据一个实施例的单个化；
[0021]图18示出了根据一个实施例的其中界面材料小于半导体管芯的实施例；
[0022]图19示出了根据一个实施例的其中界面材料等于半导体管芯的实施例；
[0023]图20示出了根据一个实施例的其中界面材料包括非连续部分的实施例；
[0024]图21示出了根据一个实施例的其中界面材料填充凹进的实施例；
[0025]图22A
‑
图22D示出了根据一个实施例的其中界面材料应用于衬底上晶圆上芯片配置中的实施例。
具体实施方式
[0026]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。另外，本专利技术可以在各个实例中重复参考数字和/或字母。该重复是出于简化和清楚的目的，其本身并不指示所讨论的各种实施例和/或结构之间的关系。
[0027]而且，为便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以容易地描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0028]现在将参考特定结构和方法来描述实施例，其中，利用界面材料在集成扇出封装内提供界面。但是，本文描述的实施例并不旨在限制所描述的实施例，实施例可以以任何合适的结构和方法来实施，例如以集成扇出大规模集成结构(InFO
‑
LSI)、集成扇出多芯片结构(InFO
‑
M)、衬底上晶圆上芯片(CoWoS)结构、或者集成电路上系统(SoIC)结构来实施。所有这些实施例完全旨在包括在实施例的范围内。
[0029]图1示出了根据一些实施例的集成电路管芯50的截面图。集成电路管芯50将在随后的处理中进行封装，以形成集成电路封装件。集成电路管芯50可以是逻辑管芯(例如中央
处理单元(CPU)、图形处理单元(GPU)、片上系统(SoC)、应用处理器(AP)、微控制器等)、存储器管芯(例如动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯等)、电源管理管芯(例如电源管理集成电路(PMIC)管芯)、射频(RF)管芯、传感器管芯、微机电系统(MEMS)管芯、信号处理管芯(例如数字信号处理(DSP)管芯)、前端管芯(例如模拟前端(AFE)管芯)等、或其组合。
[0030]集成电路管芯50可以形成在晶圆中，其可以包括在后续步骤中进行单个化、以形成多个集成电路管芯的不同的器件区。集成电路管芯50可以根据适用的制造工艺进行处理，以形成集成电路。例如，集成电路管芯50包括诸如掺杂或者未掺杂的硅的半导体衬底52，或者绝缘体上半导体(SOI)衬底的有源层。半导体衬底52可以包括其他半导体材料，例如：锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInA本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：密封剂，密封半导体管芯和贯穿通孔，其中，所述密封剂具有弯曲的侧壁，其中，邻接所述弯曲的侧壁的所述半导体管芯的侧壁的部分暴露出来；界面材料，位于所述半导体管芯上方；以及底部填充材料，位于所述界面材料周围。2.根据权利要求1所述的半导体器件，其中，所述界面材料具有第一宽度，并且所述半导体管芯具有小于所述第一宽度的第二宽度。3.根据权利要求1所述的半导体器件，其中，所述界面材料具有第一宽度，并且所述半导体管芯具有大于所述第一宽度的第二宽度。4.根据权利要求1所述的半导体器件，其中，所述界面材料具有第一宽度，并且所述半导体管芯具有所述第一宽度。5.根据权利要求1所述的半导体器件，其中，所述界面材料填充所述弯曲的侧壁和所述半导体管芯的所述侧壁的所述侧壁之间的区域。6.根据权利要求1所述的半导体器件，其中，所述底部填充材料填充所述弯曲的侧壁和所述半导体管芯的所述侧壁的所述侧壁之间的区域。7.根据权利要求1所述的半导体器件，其中，所述界面材料具有在约15W/K*m和约23W/K*m之间的导热率，具有在约250N/mm和约2500N/mm...

【专利技术属性】
技术研发人员：陈志豪，王卜，郑礼辉，卢思维，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：