具有抗凹蚀绝缘层的半导体结构制造技术

本实用新型专利技术是关于一种具有抗凹蚀绝缘层的半导体结构，此结构包括：一基底，其上设置有一绝缘层；多个半导体岛，分隔地设置于绝缘层上并部分遮蔽上述绝缘层；以及多个抗凹蚀区（ｒｅｃｅｓｓ－ｒｅｓｉｓｔａｎｔｒｅｇｉｏｎ），个别地设置于未为此些半导体岛所遮蔽的该绝缘层内。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术是有关于一种于绝缘层上有硅(silicon on insulator；SOI)上集成电路的制作技术，且特别是有关于绝缘层上有硅(silicon oninsulator；SOI)基底上所形成图案化的主动层所自体隔离而成的岛状隔离物结构，且于上述主动层的岛状隔离物间绝缘层内设置有抗凹蚀区(recess-resistant region)，以避免绝缘层于后续组件制程中遭受蚀刻影响而形成凹陷，并确保形成于此些主动层上的半导体组件的电性表现。
技术介绍
绝缘层上有半导体层(semiconductor on insulator；SOI)的集成电路组件是将传统的组件(active devices)设置于一绝缘层上有半导体层的晶片(silicon on insulator wafer)上，上述晶片例如为一绝缘层上有硅的晶片(silicon on insulator wafer)。经由SOI技术所制作而成的集成电路组件可避免如设置于传统整体硅晶片(bulk silicon wafer)上的组件所可能遭遇的电路闭锁(latch-up)、软错记(soft-error)等问题的出现并具有消除组件于晶本文档来自技高网...

【技术保护点】
一种具有抗凹蚀绝缘层的半导体结构，其特征在于包括：　　　　一基底，其上设置有一绝缘层；　　　　多个半导体岛，分隔地设置于该绝缘层上并部分遮蔽该绝缘层；以及　　　　多个抗凹蚀区，个别地设置于未为该半导体岛所遮蔽的该绝缘层内。

【技术特征摘要】
US 2003-5-9 10/435,2861.一种具有抗凹蚀绝缘层的半导体结构，其特征在于包括一基底，其上设置有一绝缘层；多个半导体岛，分隔地设置于该绝缘层上并部分遮蔽该绝缘层；以及多个抗凹蚀区，个别地设置于未为该半导体岛所遮蔽的该绝缘层内。2.根据权利要求1所述的具有抗凹蚀绝缘层的半导体结构，其特征在于该半导体岛为一硅层或一应变硅层。3.根据权利要求1所述的具有抗凹蚀绝缘层的半导体结构，其特征在于该半导体岛为一硅锗层。4.根据权利要求1所述的具有抗凹蚀绝缘层的半导体结构，其特征在于该抗凹蚀区于一晶片清洗程序中表现出低于10埃/每分钟的被蚀刻率。5.根据权利要求4所述的具有抗凹蚀绝缘层的半导体结构，其特征在于于该晶片清洗制程中所使用的化学品为APM、SPM、HPM或经稀释氢氟酸溶液...

【专利技术属性】
技术研发人员：杨育佳，陈豪育，曹训志，杨富量，胡正明，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：实用新型
国别省市：71[中国|台湾]