一种低功率因数降压集成电路并联的LED电路及其实现方法技术

本发明专利技术公开了一种低功率因数降压集成电路并联的LED电路，包括芯片U1、芯片U2、整流桥堆DB1、输出端LED+和输出端LED

【技术实现步骤摘要】
一种低功率因数降压集成电路并联的LED电路及其实现方法


[0001]本专利技术属于LED灯
，具体涉及一种低功率因数降压集成电路并联的LED电路及其实现方法。

技术介绍

[0002]随着LED灯的应用越来越广泛，由于市场的成熟导致的竞争不断升级，成本压力越来越大，针对功率比较大的(比如40W以上)的低功率因素降压型电路越来越多的商家采用两路或者多路方案进行，但是，存在以下几个缺点：
[0003]1、多个电路之间的集成电路是单独的，需要同时匹配同等数量的续流二极管和电感；
[0004]2、通过多路电路方案去实现高功率时元器件较多，效率低，材料和制造成本高。

技术实现思路

[0005]本专利技术的目的在于提供一种低功率因数降压集成电路并联的LED电路，以解决上述
技术介绍
中提出的问题。本专利技术提供的一种低功率因数降压集成电路并联的LED电路，具有效率高以及成本低的特点。
[0006]本专利技术另一目的在于提供一种低功率因数降压集成电路并联的LED电路的实现方法。
[0007]为实现上述目的，本专本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低功率因数降压集成电路并联的LED电路，其特征在于：包括芯片U1、芯片U2、整流桥堆DB1、输出端LED+和输出端LED
‑
，其中，芯片U1和芯片U2的4脚分别与整流桥堆DB1的3脚以及输出端LED+连接，电感T1的一端分别与芯片U1和芯片U2的5脚以及6脚连接，电感T1的另一端与输出端LED
‑
连接。2.根据权利要求1所述的一种低功率因数降压集成电路并联的LED电路，其特征在于：所述整流桥堆DB1的2脚与零线N连接，整流桥堆BD1的1脚与保险丝F1连接，保险丝F1的另一端与火线L连接，整流桥堆BD1的4脚接地。3.根据权利要求1所述的一种低功率因数降压集成电路并联的LED电路，其特征在于：所述整流桥堆DB1的3脚还与电解电容CE1连接，电解电容CE1的另一端接地。4.根据权利要求1所述的一种低功率因数降压集成电路并联的LED电路，其特征在于：所述芯片U1的2脚与电阻RS3连接，芯片U2的2脚与电阻RS6连接，电阻RS3和电阻RS6的另一端以及芯片U1和芯片U2的1脚接地。5.根据权利要求1所述的一种低功率因数降压集成电路并联的LED电路，其特征在于：所述芯片U1的7脚分别与采样电阻RS1和采样电阻RS2连接，芯片U2的7脚分别与采样电阻RS4和采样电阻RS5连接，采样电阻RS1、采样电阻RS2、采样电阻RS4和采样电阻RS5的...

【专利技术属性】
技术研发人员：陈金亮，杨翠云，翁侃伟，曾林鹏，
申请(专利权)人：横店集团得邦照明股份有限公司，
类型：发明
国别省市：