高抗干扰HP-MOS系列集成电路制造技术

为降低工业电子装置在抗干扰措施上的费用，我们研究了脉冲数字电路的抗干扰理论，提出了动态噪声容限指标，证明了高速器件不适用于干扰强速度低的场合，设计了ＨＰ－ＭＯＳ系列集成电路，其静态噪声容限接近理想值，优于Ｃ－ＭＯＳ、ＨＴＬ的抗干扰性能，外接适当电容，其抗干扰性能可与继电器相当．它可广泛用于工业控制电子装置与微型机的接口电路中，使这些装置的造价降低、可靠性提高．（*该技术在2005年保护过期，可自由使用*）

【技术实现步骤摘要】
本专利技术属于微电子学领域。在工业电器干扰信号中，常有幅度大于线路噪声容限，而持续时间很短的干扰脉冲，当其持续时间小于某个数值时，并不引起误动作，而此值与电路本身的性能有关。为了定量描述电路自身的这种抗干扰能力，我们引入了动态噪声容限△TN这一指标。选一个脉冲幅度与被测电路的正常输入信号幅度相等的正方波，叠加在输入低电平上，如图1，改变其脉冲宽度△T，总可以找到一个△TL，当△T＜△TL时，电路工作正常，当△T＞△TL时，电路工作不正常，△TL就称为电路的低态噪声容限。同理，选与被测电路正常输入信号幅度相等的负方波，叠加在输入高电平上，如图2，总可以找到一个△TH，当△T＜△TH时，电路工作正常，当△T＞△TH时电路工作不正常，△TH就称为电路的高态动态噪声容限。由于干扰信号是随机的，因而电路的抗干扰能力取决于△TL和△TH中最低者，即△TN＝min(△TL，△TH)……①以门电路为例说明△TL与△TH的物理意义。为讨论简便，我们假设输入、输出信号的上升时间tr、下降时间tf均为0，这时电路的导通延时时间tPHL即为△TL，电路的截止延迟时间tPHL即为△TH。(参看图3)这时电路的最高频率fm= 1/(tPHL+tPLH) = 1/(ΔTL+ΔTH) ……②若△TL≤△TH由①式得△TN＝△TL设 △TH＝α△TL(α≥1)，由②式得ΔTN= 1/(fm(1+α)) ……③反之，若△TH＜△TL时，由①式得△TN＝△TH设 △TL＝α△TH(α＞1)由②式得出ΔTN= 1/(fm(1+α)) ……④③、④式说明△TИ与fm成反比，可见高速器件的抗脉冲干扰能力弱。又因为α≥1，在电路fm相同的条件下，要使动态噪声容限达到最大值，则α必为1，即要求△TL＝△TH。由于△TИ决定于fm，而不决定于实际使用的频率f，(f＜fm)，所以高速器件并不适用于干扰强、电路速度要求低的场合，因而应设计新型的低速高抗干扰集成电路，来满足这一领域的需要，以降低整机成本，提高整机抗干扰性能。据此我们分析了P-MOS电路在工业控制应用中的优缺点。其主要缺点是1、在24V电源电压下，噪声容限只有4V左右，抗干扰能力差。2、输出低电平不够低，通常负15V左右，如负载管外接第二电源，虽然低电平可降低，但使用不方便，且功耗会增大。3、当外接电容提高动态噪声容限时，脉冲的上升时间tr与下降时间tf增长，这是很不利的。4、线性电路与数字不能用同一工艺集成于一个硅片上。5、与其它集成电路连接不方便。还有另一个缺点是电路速度慢、功耗大。因而它沿着集成电路发展的主流方向向高速、低功耗的E/DИ-MOS、C-MOS等方向发展。而我们是向集成电路的另一个方向-高抗干扰方向发展，设计了高抗干扰的E/DP-MOS系列系列集成电路。其特征是在单一的负24V±4V电源下，不接外接电阻，其输出低电平接近电源电压，在高抗干扰端噪声容限△TИ≧10V，并可外接电容调节动态噪声容限△Tn的大小，tr，tf并不增大，且△TH＝△TL，即在相同频率下，△TИ接近最大值。其工艺可把线性电路与数字电路集成于一个硅片上，还可以方便的与C-MOS、LS-TTL、LR-DTL等集成电路直接连接使用。HP-MOS系列集成电路采用E/D工艺。其工艺流程为〈111〉И型硅片→第一次氧化→第一次(P区)光刻→硼预淀积→扩散氧化→第二次(栅)光刻→栅氧化→第三次(离子注入)光刻(见图4，目的是生成耗尽型负载管与提高导相管的耐压)→注入硼→磷处理与高温退火→第四次(引线孔)光刻→铝淀积→第五次(铝)光刻(见图5)→钝化淀积→第六次(压焊点)光刻→测试封装。HP-MOS系列集成电路除了可制成原有的P-MOS所有品种外，(国内生产的P-MOS集成电路存在有中期失效问题。HP-MOS集成电路有显著改进。)，还可设计高抗干扰的微机的输入接口电路，工业控制用电子装备中的高抗干扰专用集成电路等。我们以输入隔离电路(见图6)作为一个例子来作些具体说明其逻辑图、线路图、引脚图见图6其电压传输特性典线见图7，噪声容限△TИ＝12V，回差3V。用它作为微机等的输入隔离电路见图8，抗脉冲干扰能力ΔTH=-(R1+R2)CLn(1- (VIL)/(E) )ΔTL=-R2C Ln (VIH)/(E)当R1＝20K，R2＝100K，C＝0.02uf时△TH＝△TL。△TN＝1.7ms，与一个小继电器的抗干扰能力相当。如用手按动按扭就是一个单脉冲发生器。用它作为延时电路见图9。用它作为振荡电路见图10，还可以作为整形电路图。主要参考文件1)WiLLiam M.Penney.LiLLiau Lau.“MOS Integrated Circuits”。Van Hostrand ReinhoLd ComPany，1972。中译本金属-氧化物-半导体集成电路。科学出版社.1976.2)OLiver J.MoCarthy.“MOS Device and Cirouit Desigh”.John WiLey & Sons.Hew York.1982.3)M.J.Howes.D.V.Morgan.“Large ScaLe Integration(Devices.Circuits.and Systens)”.John WiLey & SOHS.HeW York.1981。本文档来自技高网...

【技术保护点】
ＨＰ－ＭＯＳ系列集成电路的特征是：在负２４Ｖ±４Ｖ电源下，其高抗干扰端噪声容限ΔＶ↓［Ａ］≥１０Ｖ，并可外接电容调节动态噪声容限ΔＴ↓［Ｎ］的大小，ｔｒ．ｔｆ并不增大，且ΔＴ↓［Ｈ］＝ΔＴ↓［Ｌ］，即在相同频率下，ΔＴ↓［Ｎ］接近最大值，可以方便的与Ｃ－ＭＯＳ、ＬＳ－ＴＴＬ、ＬＨ－ＤＴＬ等集成电路直接连接使用的高抗干扰的Ｅ／ＤＰ－ＭＯＳ集成电路。

【技术特征摘要】
HP-MOS系列集成电路的特征是在负24V±4V电源下，其高抗干扰端噪声容限ΔVA≥10V，并可外接电容调节动态噪声容限ΔTH的大小，tr.tf并不增大，且Δ...

【专利技术属性】
技术研发人员：宁震寰，
申请(专利权)人：郑州大学，
类型：发明
国别省市：41[中国|河南]