半导体器件及其制造方法技术

一种半导体器件，其存储单元区有具一定高度的组件，其外围电路区没有具一定高度的组件。第一部分有一个层间绝缘膜，其最上面的绝缘膜为第一层间膜。第二部分的层间绝缘层由所述第一层间膜和直接敷在该第一层间膜的第二层间膜组成，第二层间膜的抛光率大于第一层间膜。存储单元区中的层间绝缘膜其表面比外围电路区中的层间绝缘膜表面高。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种一部分具有具一定高度的组件另一部分无该组件的半导体器件，以及这种半导体器件的制造方法，更具体地说，涉及一种层间绝缘膜在表面构形方面的结构，和这种层间绝缘膜的制造方法。我们所知道的一部分具有具一定高度的组件另一部分无该组件的半导体器件的一个例子是以电容器堆作为存储单元的动态随机存取存储器(DRAM)。DRAM器件有这样的问题，即每个存储单元的电容随着器件集成度的增加和组件体积的减小而减小。解决这类问题的方法通常是提高各电容器下电极的高度，从而扩大表面积。然而，各电容器下电极的高度提高，会增大各存储单元与各外围电路之间的台阶，从而很难用光刻法在那些存储单元上进行金属互连。LIS(大规模集成)平面化使用的方法，迄今周知的有一种是将BPSG(硼磷硅酸盐玻璃)回流的方法。虽然这种方法能改善局部平面化，但却不能减小DRAM器件中单元板与外周表面之间的一定台阶，因此，存储单元与外围电路之间的台阶很大的半导体器件具有这样的缺点光刻处理的精确度差，这是因为台阶大以致不能满足光刻聚焦边缘的要求。为对球面构形进行平面化，各种半导体器件制造工艺中最近采用了一种叫做CMP(化学机械抛光本文档来自技高网...

【技术保护点】
一种半导体器件，包括： 第一部分，装有具一定高度的组件；和 第二部分，没有具一定高度的组件； 其特征在于： 所述第一部分有一个层间绝缘膜，其最上面的绝缘膜构成第一层间膜； 所述第二部分的层间绝缘膜由所述第一层间膜和直接敷在所述第一层间膜的第二层间膜组成，第二层间膜的抛光率大于所述第一层间膜； 所述第一部分中的所述层间绝缘膜的表面高于所述第二部分中的所述层间绝缘膜。

【技术特征摘要】
JP 1995-9-14 260985/951.一种半导体器件，包括第一部分，装有具一定高度的组件；和第二部分，没有具一定高度的组件；其特征在于所述第一部分有一个层间绝缘膜，其最上面的绝缘膜构成第一层间膜；所述第二部分的层间绝缘膜由所述第一层间膜和直接敷在所述第一层间膜的第二层间膜组成，第二层间膜的抛光率大于所述第一层间膜；所述第一部分中的所述层间绝缘膜的表面高于所述第二部分中的所述层间绝缘膜。2.如权利要求1所述的半导体器件，其特征在于，所述第一层间膜是未掺杂的氧化硅制成的，所述第二层间膜是掺硼和/或磷的氧化硅制成的。3.如权利要求1...

【专利技术属性】
技术研发人员：山崎靖，
申请(专利权)人：日本电气株式会社，恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]