上电时序控制的方法及相关装置制造方法及图纸

本申请实施例中提供了一种应用于芯片的上电时序控制方法及相关装置，其中芯片包括数字电路模块和模拟电路模块；模拟电路模块待数字电路模块所需电源稳定后，释放上电复位POR；芯片的存储控制模块加载存储介质的目标数据和循环冗余校验CRC的期望值；存储控制模块根据目标数据计算校验值CRC

【技术实现步骤摘要】
上电时序控制的方法及相关装置


[0001]本申请涉及通信
，具体涉及一种上电时序控制的方法及相关装置。

技术介绍

[0002]芯片的存储介质在进行数据烧写过程对secure boot来说是至关重要的，错误和失败的烧写都会导致手机无法开机，所以这个过程需要更为严格的要求。
[0003]芯片对于上电的要求是很严格，各种上电的必备条件都要有着先后的顺序，一项条件满足后才可以转到下一步，如果其中的某一个环节出现了故障，则整个上电过程不能继续下去。实际应用中，芯片上电过程中是一般是直接用芯片的原始设定时钟顺序加载数据，这种方式的抗干扰能力较差，且若是加载过程中电压或者时钟抖动导致加载时序或者某些数据传输错误，将会导致芯片无法正常工作。

技术实现思路

[0004]本申请提供一种上电时序控制的方法及相关装置，以期通过三次CRC校验和trim值保护，可以实现在温差较大的环境或者恶劣的电磁环境下开机，系统不至于错误加载trim值导致开机失败，影响用户体验。
[0005]第一方面，本申请实施例提供一种上电时序控制的方法，其特征本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种上电时序控制的方法，其特征在于，应用于芯片，所述芯片包括数字电路模块、模拟电路模块和存储控制模块，所述方法包括：所述模拟电路模块在数字电路模块处于预设电压区间后，所述模拟电路模块发出上电复位POR信号，所述POR信号用于指示所述芯片上电启动；所述存储控制模块加载存储介质的目标数据和循环冗余校验CRC的期望值，所述循环冗余校验CRC用于检测或校验数据传输中可能出现的错误；所述存储控制模块根据所述目标数据计算校验值CRC
‑
16，所述CRC
‑
16是所述CRC业界标准的其中一种；若所述CRC
‑
16与所述CRC期望值一致，则所述存储控制模块确定所述目标数据校验成功；所述存储控制模块更新所述数字电路模块和所述模拟电路模块接口的参数trim值，所述参数trim值是指通过向所述芯片写入参数数据，来调整所述芯片行为的参数；在所述数字电路模块加载完所述参数trim值后，所述数字电路模块发出系统复位信号，所述系统复位信号用于指示上电完成。2.根据权利要求1所述的方法，其特征在于，包括：若所述CRC
‑
16与所述CRC期望值不一致，则所述存储控制模块确定所述目标数据校验失败；所述存储控制模块重新加载所述存储介质的所述目标数据进行校验。3.根据权利要求2所述的方法，其特征在于，所述存储控制模块重新加载所述存储介质的所述目标数据进行校验之后，所述方法还包括：若循环校验3次之后，依然校验失败，则所述存储控制模块保留默认参数trim值。4.根据权利要求1所述的方法，其特征在于，包括：所述CRC的校验字段位于所述存储介质的特定位置；所述校验字段的长度可灵活配置。5.根据权利要求1所述的方法，其特征在于，所述存储控制模块加载存储介质的目标数据和循环冗余校验CRC的期望值之前，所述方法还包括：判断所述存储介质是否为空片状态位；若是，则保留默认参数trim值，置位芯片为空片状态；若否，则判断是否已经进行3次所述循环冗余校验CRC；若是，则保留默认参数trim值。6.根据权利要求1所述的方法，其特征在于，所述在所述数字电路模块加载完所述参数trim值后，所述数字电路模块释放系统复位之前，所述方法还包括：所述数字电路模块发出所述存储介质的上电时序信号，所述上电时序信号用于保证加载所述参数值trim的正确性；所述上电时序信号在默认时序信号中增加了20％的冗余；所述数字电路模块加载所述参数trim值的过程中使用的默认的最慢的时钟频率。7.根据权利要求1
‑
6中任一...

【专利技术属性】
技术研发人员：白颂荣，张海越，陈锋，
申请(专利权)人：深圳曦华科技有限公司，
类型：发明
国别省市：