基于FPGA和DSP的多串口通信导航计算装置制造方法及图纸

本发明专利技术公开了一种基于FPGA和DSP的多串口通信导航计算装置，包括FPGA模块，具有多个外围接口，被配置为通过所述多个外围接口与至少一个外部设备通信，并通过所述至少一个外部设备采集导航信号；DSP芯片，被配置为基于所采集到的导航信号进行导航解算。本发明专利技术解决了导航准确度不高的技术问题。准确度不高的技术问题。准确度不高的技术问题。

【技术实现步骤摘要】
基于FPGA和DSP的多串口通信导航计算装置


[0001]本专利技术涉及导航
，具体涉及一种基于数字信号处理器(Digital Signal Processing，DSP)和现场可编程门阵列(Field
‑
Programmable Gate Array，FPGA)的导航计算机。

技术介绍

[0002]导航计算机是惯性导航系统的核心功能单元之一，随着导航领域相关技术的不断发展，导航系统对于导航计算机的性能要求也随之不断提高。其作为导航计算的平台，通常需要满足以下几点：一是具备强大的运算处理能力，可以实时处理大量的导航解算工作；二是需要有多个接口，以此来满足与卫星、惯导等测量单元间的通信，并且能够将结果输出至上位机；三是要求高度集成化，尽可能的缩小体积，降低功耗。
[0003]过去常采用基于DSP或ARM单一处理器的导航计算机，虽然其硬件结构较为简单，而且实现比较方便，但随着导航相关技术的不断发展，此类导航计算机在高精度、低功耗以及多数据通信接口等方面的不足使其逐渐无法满足导航系统的实际需求。r/>[0004]而本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA和DSP的多串口通信导航计算装置，其特征在于，包括：FPGA模块，具有多个外围接口，被配置为通过所述多个外围接口与至少一个外部设备通信，并通过所述至少一个外部设备采集导航信号；DSP芯片，被配置为基于所采集到的导航信号进行导航解算。2.根据权利要求1所述的导航计算装置，其特征在于，所述多个外围接口包括：8通道RS
‑
422接口，其波特率调节范围为2000
‑
115200；8通道RS
‑
232接口，其波特率调节范围为115200＊30；4通道通用I/O接口，被配置为输入或输出数据。3.根据权利要求1所述的导航计算装置，其特征在于，所述DSP芯片设置有Uart0端口，用于程序的下载与监控。4.根据权利要求3所述的导航计算装置，其特征在于，所述导航计算装置还包括：DDR内存，被配置为通过外部存储器接口与所述DSP芯片相连接，在所述DSP芯片处理大容量程序时，将所述大容量程序放入所述DDR内存中运行；闪存，被配置通过SPI串行接口与所述DSP芯片连接，在系统上电后，被配置为存储用于DSP运行的程序，其中，所述用于DSP运行的程序在系统上电后被所述DSP芯片的引导加载程序加载到所述DSP芯片的内部存储器中运行。5.根据权利要求2所述的导航计算装置，其特征在于，所述导航计算装置还包括底板、核心板和外部接口，所述核心板上搭载有所述FPGA模块和所述DSP芯片，所述底板搭载多路接口电路，包括J36接口、J37接口、J38接口、J39接口以及程序下载接口，所述外部接口为四个DB
‑
25。6.根据权利要求5所述的导航计算装置，其特征在于，所述J36接口上有RS
‑
422_0至RS
‑
422_5共6路RS
‑
422串口，所述J36接口的1至4号引脚分别对应RS
‑
422_0的T+、T
‑
、R
‑
、R+；5至8号引脚分别对应RS
‑
422_1的T+、T
‑
、R
‑
、R+；9至12号引脚分别对应RS
‑
422_2的T+、T
‑
、R
‑
、R+；13号引脚接地；14至17号引脚分别对应RS
‑
422_5的T+、T
‑
、R
‑
、R+；18至21号引脚对应RS
‑
422_4的T+、T
‑
、R
‑
、R+；22至25号引脚分别对应RS
‑
422_3的T+、T
‑
、R
‑
、R+。7.根据权利要求5所述的导航计算装置，其特征在于，所述J38接口上有RS
‑
422_6至RS
‑
422_7共2路RS
‑
422串口，同时，还设置有所述DSP芯片上的Uart0端口，以及所述FPGA模块及所述DSP芯片的I/O接口，其中，所述J38接口上的1至4号引脚分别对应RS
‑
422_6的T+、T
‑
、...

【专利技术属性】
技术研发人员：刘宁，袁超杰，刘一康，王刚，冯群倬，陈达，刘孟齐，苏中，
申请(专利权)人：北京信息科技大学，
类型：发明
国别省市：